[發明專利]一種集成電路及其制造方法

有效

• 申請號: 201410037719.2
• 申請日: 2014-01-26
• 公開（公告）號: CN104810364B
• 公開（公告）日: 2018-03-30
• 發明（設計）人: 黃河;克里夫·德勞利
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L27/04
• 分類號: H01L27/04;H01L21/77
• 代理公司: 北京市磐華律師事務所11336
• 代理人: 高偉,趙禮杰

技術領域

本發明涉及半導體技術領域，具體而言涉及一種集成電路及其制造方法。

背景技術

在半導體技術領域中，射頻前端模塊（Radio Frequency Frond-End Module，簡稱RF FEM）是無線通信設備（例如手機、平板電腦等）中的關鍵組件之一，而射頻開關器件及集成電路（RF Switch and integrated circuit）又是射頻前端模塊中的關鍵器件，需要具有很高的信號保真性和很低的插入損失，良好的線性特征和最小的信號形變。在現有技術中，射頻開關通常是采用砷化鎵（GaAs）半導體晶體管及電路，其加工制造及封裝成本較昂貴。近年來，而且采用絕緣體上硅金屬氧化物半導體場效應晶體管（SOI MOS）作為射頻開關器件，已經能夠接近或達到砷化鎵（GaAs）半導體晶體管的開關性能水平。

然而，現有技術中采用絕緣體上硅金屬氧化物半導體場效應晶體管（SOI MOS）制作的射頻開關器件集成電路，仍然存在晶體管源漏極與柵極和互連線與半導體襯底的寄生耦合作用，帶來附加的很難消除的寄生電容，而且這種寄生電容會隨著開關信號的電壓變化而變化，從而進一步影響場效應晶體管的綜合開關性能，最終影響整個射頻開關器件集成電路的性能。

因此，為了解決上述問題，本發明提出一種新的包括射頻開關器件的集成電路及其制造方法。

發明內容

針對現有技術的不足，本發明提出一種新的集成電路以及該集成電路的制造方法，本發明的集成電路包括串聯的晶體管，該串聯的晶體管可以作為射頻開關器件，該集成電路通過設置在串聯晶體管的柵極間的一系列空腔實現漏極與柵極的最低介電絕緣，從而可以降低漏極與柵極間的耦合電容，進而降低開關信號損失和形變，提高集成電路的性能。

本發明實施例一提供一種集成電路，包括半導體襯底和位于所述半導體襯底上的至少兩個依次串連、共享源漏極的晶體管，還包括設置于相鄰的兩個所述晶體管的共享源漏極上方、柵極之間的密閉腔體；其中，位于首端的晶體管的源極與源極引入互連件接觸相連，位于尾端的晶體管的漏極與漏極引出互連件接觸相連。

可選地，所述密閉腔體的頂部由位于所述半導體襯底上的覆蓋絕緣層所覆蓋，所述覆蓋絕緣層內具有位于所述密閉腔體上方的釋放通孔，所述釋放通孔通過密封塞密封。

可選地，所述源極引入互連件、所述漏極引出互連件與所述密封塞為同一材料。

可選地，所述源極引入互連件和所述漏極引出互連件的材料為鎢。

可選地，所述晶體管的源極、漏極以及柵極的上方形成有金屬硅化物。

可選地，所述半導體襯底為單晶硅襯底。

可選地，所述半導體襯底為絕緣體上硅襯底，包括埋入式絕緣層和位于所述埋入式絕緣層上方的第一襯底以及位于所述埋入式絕緣層下方的第二襯底。

可選地，所述晶體管的底部由所述埋入式絕緣層所隔離。

可選地，在所述絕緣體上硅襯底中，所述第一襯底和所述第二襯底的材料為單晶硅，所述埋入式絕緣層的材料為含硅介質材料。

可選地，所述埋入式絕緣層的材料包括氧化硅和氮化硅中的至少一種。

可選地，所述半導體襯底包含底部介電層。

本發明實施例二提供一種集成電路的制造方法，所述方法包括：

步驟S101：提供半導體襯底，在所述半導體襯底內形成至少兩個依次串聯、源漏極共享的晶體管；

步驟S102：在相鄰的兩個所述晶體管的共享源漏極之上、柵極之間形成犧牲介質層；

步驟S103：形成覆蓋所述犧牲介質層、所述晶體管的柵極、位于首端的晶體管的源極以及位于尾端的晶體管的漏極的覆蓋絕緣層；

步驟S104：在所述覆蓋絕緣層內形成位于所述犧牲介質層上方的釋放通孔；

步驟S105：通過所述釋放通孔將所述犧牲介質層去除，以形成具有開口的腔體；

步驟S106：在所述釋放通孔內形成密封塞，以形成密閉腔體；

步驟S107：在所述覆蓋絕緣層內形成與位于首端的所述晶體管的源極相連的源極引入互連件以及與位于尾端的所述晶體管的漏極相連的漏極引出互連件。

可選地，在所述步驟S101與所述步驟S102之間還包括步驟S1012：

在所述晶體管的源極、漏極以及柵極的上方形成金屬硅化物。

可選地，所述源極引入互連件、所述漏極引出互連件與所述密封塞為同一材料。

本發明實施例二還提供另一種集成電路的制造方法，所述方法包括：