[發(fā)明專利]功率集成器件及其制作方法

有效

• 申請?zhí)枺?/td>: 201410037708.4
• 申請日: 2014-01-26
• 公開（公告）號: CN104810363B
• 公開（公告）日: 2018-04-17
• 發(fā)明（設(shè)計）人: 鄭玉寧;陳建國;張楓
• 申請（專利權(quán)）人: 北大方正集團有限公司;深圳方正微電子有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L21/8238
• 代理公司: 北京銀龍知識產(chǎn)權(quán)代理有限公司11243
• 代理人: 許靜,安利霞

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別是涉及一種功率集成器件及其制作方法。

背景技術(shù)

隨著科技的進步，高科技智能集成電路發(fā)展的速度越來越快，推動這項產(chǎn)業(yè)發(fā)展的動力就是人們希望的生活便捷，這就需要將原本很多的管芯集成到一個封裝模塊上，這樣就可以起到小型便捷的目的，細(xì)分到半導(dǎo)體領(lǐng)域就是所謂的功率集成器件（CDMOS）。CDMOS可以將功能邏輯模塊（CMOS）和高壓功率模塊（DMOS）集成到一個封裝模塊上，大大地提高了器件的集成度。

傳統(tǒng)的CDMOS產(chǎn)品都是在一重?fù)诫s的基底上形成CMOS和DMOS。由于N型基底的導(dǎo)電離子為電子，相對導(dǎo)電離子為空穴的P型基底，其導(dǎo)電能力更強，較廣泛的應(yīng)用在CDMOS產(chǎn)品。現(xiàn)有生產(chǎn)工藝中，N型基底一般為銻（Sb）摻雜，但是銻與基底背面的金屬層（作為DMOS的漏極）的接觸電阻很大，為了減少接觸電阻，進而減少導(dǎo)通電阻，在制作漏極金屬層之前需要增加背面注入與退火工藝，但是這樣卻增加了CDMOS產(chǎn)品的生產(chǎn)成本，延長了CDMOS產(chǎn)品的制作周期。

結(jié)合圖1-圖3所示，現(xiàn)有技術(shù)中CDMOS產(chǎn)品的具體制作流程為：

1、在硅半導(dǎo)體中摻雜銻形成重?fù)诫s的N型基底10＇，并在基底10＇的正面摻雜磷生長一層初始外延層（圖中未示出）；

2、將基底放在充滿二氯二氫硅跟氨氣的低壓爐管中，由二氯二氫硅跟氨氣反應(yīng)在基底的正面和背面均生長一層氮化硅介質(zhì)膜20＇；因為氮化硅的應(yīng)力很大，容易產(chǎn)生裂片，為了改善氮化硅的應(yīng)力，在基底上形成氮化硅介質(zhì)膜20＇之前，還可以通過熱氧化工藝在基底10＇的正面和背面均生成一層薄的墊氧介質(zhì)膜30＇；

3、圖形化基底10＇正面的氮化硅和墊氧復(fù)合層，形成復(fù)合層的圖案，并以所述復(fù)合層的圖案為掩膜，向基底10＇中摻雜離子形成CDMOS的P型埋層40＇；

4、用熱磷酸進行濕法刻蝕，完全去除基底10＇正面和背面的氮化硅和墊氧復(fù)合層；

5、在基底10＇的正面再生長一層薄的外延層50＇，至此完成CDMOS產(chǎn)品埋層的制作；

6、然后開始有源區(qū)、多晶層、N型源漏、P型源漏、接觸孔等的制作，圖中均為示出；

7、做背面注入與退火；

8、在基底10的背面形成漏極金屬層（圖中未示出）。

發(fā)明內(nèi)容

本發(fā)明提供一種功率集成器件及其制作方法，用以解決制作基底背面金屬層之前需要增加背面注入與退火工藝，以減少基底摻雜離子和金屬層的接觸電阻，但是卻增加了CDMOS產(chǎn)品的生產(chǎn)成本，延長了CDMOS產(chǎn)品的制作周期的問題。

為解決上述技術(shù)問題，本發(fā)明提供一種功率集成器件的制作方法，包括：

向半導(dǎo)體基底中摻雜第一離子，形成第一導(dǎo)電類型的重?fù)诫s基底；

在所述重型摻雜基底的背面形成金屬層；

其中，所述第一離子和金屬層的接觸形成低接觸電阻。

同時，本發(fā)明還提供一種功率集成器件，包括：

第一導(dǎo)電類型的重?fù)诫s基底，所述重?fù)诫s基底中摻雜有第一離子；

金屬層，形成在所述重型摻雜基底的背面；

其中，所述第一離子和金屬層的接觸形成低接觸電阻。

本發(fā)明的上述技術(shù)方案的有益效果如下：

上述技術(shù)方案中，通過改變功率集成器件基底的摻雜離子，使其和基底背面的金屬層的接觸形成低接觸電阻，從而省略了基底背面注入與退火工藝，降低了CDMOS產(chǎn)品的生產(chǎn)成本，縮短了CDMOS產(chǎn)品的制作周期。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1-圖3表示現(xiàn)有技術(shù)中功率集成器件的制作過程示意圖；

圖4表示本發(fā)明實施例中功率集成器件的制作流程圖；

圖5-圖7表示本發(fā)明實施例中功率集成器件的制作過程示意圖。

具體實施方式

下面將結(jié)合附圖和實施例，對本發(fā)明的具體實施方式作進一步詳細(xì)描述。以下實施例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。

對于CDMOS產(chǎn)品，其包括集成在基底上的CMOS和DMOS。除了VDMOS的漏極形成在基底的背面外，CDMOS的其他結(jié)構(gòu)（包括有源區(qū)、P型源漏、N型源漏、多晶層、接觸孔等）均形成在基底的正面。