[發明專利]一種半導體器件的制造方法

有效

• 申請號: 201410035087.6
• 申請日: 2014-01-24
• 公開（公告）號: CN104810262B
• 公開（公告）日: 2017-11-14
• 發明（設計）人: 韋慶松;于書坤
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/8238
• 代理公司: 北京市磐華律師事務所11336
• 代理人: 高偉,趙禮杰

1.一種半導體器件的制造方法，其特征在于，所述方法包括：

步驟S101：提供半導體襯底，在所述半導體襯底上形成NMOS和PMOS的偽柵極和柵極硬掩膜，其中所述NMOS包括大NMOS；

步驟S102：進行應力臨近技術處理，其中在所述應力臨近技術處理之后所述大NMOS的上方存在殘留的柵極硬掩膜；

步驟S103：在所述半導體襯底上形成層間介電層，對所述層間介電層進行化學機械拋光，以去除所述層間介電層位于所述PMOS的偽柵極上方的部分，其中在所述化學機械拋光之后所述大NMOS的上方的所述殘留的柵極硬掩膜未被完全去除；

步驟S104：刻蝕去除所述大NMOS上方的所述殘留的柵極硬掩膜；

步驟S105：形成所述NMOS的金屬柵極；

步驟S106：在所述層間介電層內形成接觸孔。

2.如權利要求1所述的半導體器件的制造方法，其特征在于，在所述步驟S103與步驟S104之間還包括步驟S1034：形成所述PMOS的金屬柵極；

或者，在所述步驟S105與步驟S106之間還包括步驟S1056：形成所述PMOS的金屬柵極。

3.如權利要求1所述的半導體器件的制造方法，其特征在于，所述步驟S104包括：

步驟S1041：在所述層間介電層上形成掩膜，其中所述掩膜在所述大NMOS上方的所述殘留的柵極硬掩膜之上具有開口；

步驟S1042：利用所述掩膜進行刻蝕，以去除所述大NMOS上方的所述殘留的柵極硬掩膜；

步驟S1043：去除所述掩膜。

4.如權利要求3所述的半導體器件的制造方法，其特征在于，在所述步驟S1042中，所述刻蝕為過刻蝕。

5.如權利要求1所述的半導體器件的制造方法，其特征在于，所述步驟S105包括：

步驟S1051：去除所述NMOS的偽柵極；

步驟S1052：在所述NMOS的偽柵極原來的位置填充柵極金屬；

步驟S1053：通過化學機械拋光去除過量的所述柵極金屬以形成所述NMOS的金屬柵極。

6.如權利要求2所述的半導體器件的制造方法，其特征在于，所述形成所述PMOS的金屬柵極包括：

去除所述PMOS的偽柵極；

在所述PMOS的偽柵極原來的位置填充柵極金屬；

通過化學機械拋光去除過量的所述柵極金屬以形成所述PMOS的金屬柵極。

7.如權利要求2所述的半導體器件的制造方法，其特征在于，

在所述步驟S101中，所述PMOS包括大PMOS；

在所述步驟S102中，所述大PMOS的上方存在殘留的柵極硬掩膜；

在所述步驟S103與步驟S1034之間還包括刻蝕去除所述大PMOS上方的所述殘留的柵極硬掩膜的步驟，或者，在所述步驟S105與步驟S1056之間還包括刻蝕去除所述大PMOS上方的所述殘留的柵極硬掩膜的步驟。

8.如權利要求1所述的半導體器件的制造方法，其特征在于，在所述步驟S105中，所述NMOS的金屬柵極的高度為

9.如權利要求1所述的半導體器件的制造方法，其特征在于，在所述步驟S103中，所述大NMOS上方的所述殘留的柵極硬掩膜的厚度為

10.如權利要求2所述的半導體器件的制造方法，其特征在于，所述NMOS的金屬柵極與所述PMOS的金屬柵極的高度相同。