[發(fā)明專利]半導(dǎo)體裝置和信息讀取方法

在審

• 申請?zhí)枺?/td>: 201410035029.3
• 申請日: 2014-01-24
• 公開（公告）號: CN104036824A
• 公開（公告）日: 2014-09-10
• 發(fā)明（設(shè)計(jì)）人: 椎本恒則
• 申請（專利權(quán)）人: 索尼半導(dǎo)體解決方案公司
• 主分類號: G11C16/26
• 分類號: G11C16/26
• 代理公司: 北京信慧永光知識產(chǎn)權(quán)代理有限責(zé)任公司 11290
• 代理人: 陳桂香;褚海英

本發(fā)明提供了半導(dǎo)體裝置和信息讀取方法。所述半導(dǎo)體裝置包括：記憶元件，其被構(gòu)造成能夠采取彼此可區(qū)別開的多個電阻狀態(tài)；偏置施加部，其被構(gòu)造用來在偏置施加周期內(nèi)向所述記憶元件施加偏置信號；以及判定部，其被構(gòu)造用來基于檢出信號而判定所述記憶元件的電阻狀態(tài)，其中所述檢出信號是在被施加了所述偏置信號的所述記憶元件中生成的。當(dāng)由所述判定部判定的所述電阻狀態(tài)是所述多個電阻狀態(tài)之中預(yù)定的一個電阻狀態(tài)時，所述偏置施加部根據(jù)所述記憶元件的電阻值來設(shè)定所述偏置施加周期的長度。本發(fā)明的半導(dǎo)體裝置和信息讀取方法能使讀取干擾難以發(fā)生。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體裝置和從該半導(dǎo)體裝置讀取信息的方法，該半導(dǎo)體裝置包括記憶元件，該記憶元件被構(gòu)造成通過利用電阻值發(fā)生變化的特性來存儲信息。

背景技術(shù)

在諸如計(jì)算機(jī)等信息設(shè)備中，高密度且高速運(yùn)行的DRAM(Dynamic Random AccessMemory，動態(tài)隨機(jī)存取存儲器)被廣泛用作隨機(jī)存取存儲器。然而，由于與在電子設(shè)備中所使用的普通的邏輯電路LSI(Large Scale Integrated Circuit，大規(guī)模集成電路)和信號處理相比較而言，DRAM的制造工藝復(fù)雜，所以制造成本增加了。此外，DRAM是易失性存儲器：當(dāng)關(guān)閉其電源時信息會丟失，并且其必須頻繁地執(zhí)行刷新操作，即把所寫入的信息(數(shù)據(jù))讀出、再次放大以及再次重寫的操作。

另一方面，就目前來說，經(jīng)常使用非易失性存儲器：即使當(dāng)關(guān)閉其電源時，信息也不會丟失。由于這樣的非易失性存儲器免于執(zhí)行刷新操作，所以預(yù)期電力消耗會降低。雖然開發(fā)了各種類型的記憶元件以作為在這樣的非易失性存儲器中所使用的記憶元件，但是作為它們中的一者，存在有一種所謂的可變電阻式記憶元件，該可變電阻式記憶元件利用其電阻值發(fā)生變化的特性來存儲信息(例如，參照K.Aratani，K.Ohba，T.Mizuguchi，S.Yasuda，T.Shiimoto，T.Tsushima，T.Sone，K.Endo，A.Kouchiyama，S.Sasaki，A.Maesaka，N.Yamada，and H.Narisawa，“A Novel Resistance Memory with High Scalability andNanosecond Switching(具有高可擴(kuò)展性和納秒開關(guān)的新型電阻式存儲器)”，TechnicalDigest IEDM2007，783—786)。

人們提出了各種方法作為用于讀出記憶在這樣的可變電阻式記憶元件中的信息的方法。例如，未經(jīng)審查的日本專利申請公開No.2003—323791公開了一種信息儲存單元，其中，通過向記憶元件施加偏置電壓且檢出利用該偏置電壓而生成的在該記憶元件中流動的電流來讀出信息。

發(fā)明內(nèi)容

通常，在非易失性存儲器中可能會發(fā)生所謂的讀取干擾(read disturb)(其中，由于讀取操作，記憶元件中的記憶狀態(tài)被反轉(zhuǎn)，或者變得難以重寫信息)。目前所期望的是其中難以發(fā)生這樣的讀取干擾的非易失性存儲器。

本發(fā)明期望提供使讀取干擾難以發(fā)生的半導(dǎo)體裝置和信息讀取方法。

本發(fā)明的一個實(shí)施例提供了一種半導(dǎo)體裝置，其包括：記憶元件，它被構(gòu)造成能夠采取彼此可區(qū)別開的多個電阻狀態(tài)；偏置施加部，它被構(gòu)造用來在偏置施加周期內(nèi)向所述記憶元件施加偏置信號；以及判定部，它被構(gòu)造用來基于檢出信號而判定所述記憶元件的電阻狀態(tài)，所述檢出信號是在被施加了所述偏置信號的所述記憶元件中生成的。當(dāng)由所述判定部判定的所述電阻狀態(tài)是所述多個電阻狀態(tài)之中預(yù)定的一個電阻狀態(tài)時，所述偏置施加部根據(jù)所述記憶元件的電阻值來設(shè)定所述偏置施加周期的長度。

本發(fā)明的一個實(shí)施例提供了一種信息讀取方法，其包括：在偏置施加周期內(nèi)向記憶元件施加偏置信號，所述記憶元件被構(gòu)造成能夠采取彼此可區(qū)別開的多個電阻狀態(tài)；基于檢出信號來判定所述記憶元件的電阻狀態(tài)，所述檢出信號是在被施加了所述偏置信號的所述記憶元件中生成的；當(dāng)所判定的所述電阻狀態(tài)是所述多個電阻狀態(tài)之中預(yù)定的一個電阻狀態(tài)時，根據(jù)所述記憶元件的電阻值來設(shè)定所述偏置施加周期的長度。