[發明專利]半導體裝置和信息讀取方法

在審

• 申請號: 201410035029.3
• 申請日: 2014-01-24
• 公開（公告）號: CN104036824A
• 公開（公告）日: 2014-09-10
• 發明（設計）人: 椎本恒則
• 申請（專利權）人: 索尼半導體解決方案公司
• 主分類號: G11C16/26
• 分類號: G11C16/26
• 代理公司: 北京信慧永光知識產權代理有限責任公司 11290
• 代理人: 陳桂香;褚海英

1.一種半導體裝置，其包括：

記憶元件，它被構造成能夠采取彼此可區別開的多個電阻狀態；

偏置施加部，它被構造用來在偏置施加周期內向所述記憶元件施加偏置信號；以及

判定部，它被構造用來基于檢出信號而判定所述記憶元件的電阻狀態，所述檢出信號是在被施加了所述偏置信號的所述記憶元件中生成的，

其中，當由所述判定部判定的所述電阻狀態是所述多個電阻狀態之中預定的一個電阻狀態時，所述偏置施加部根據所述記憶元件的電阻值來設定所述偏置施加周期的長度，

其中所述判定部包括：

讀出放大器，它被構造用來基于所述檢出信號而生成第一信號，所述第一信號的電壓在所述偏置施加周期內沿與所述記憶元件的所述電阻狀態對應的電壓方向且以與所述記憶元件的所述電阻值對應的速度發生變化；以及

比較器，它被構造用來通過比較參考電壓與所述第一信號的所述電壓而生成第二信號，所述第二信號表示出所述記憶元件的所述電阻狀態。

2.根據權利要求1所述的半導體裝置，其還包括信號生成部，所述信號生成部被構造用來生成讀取控制信號，

其中，所述偏置施加部包括：

脈沖信號生成電路，它被構造用來生成脈沖信號，所述脈沖信號的脈沖周期是從所述讀取控制信號變為有效的時刻至與所述第二信號發生變化的時刻同步的時刻的周期；以及

施加電路，它被構造成基于所述脈沖信號而選擇性地向所述記憶元件施加所述偏置信號。

3.根據權利要求2所述的半導體裝置，其中，所述判定部還包括預充電電路，所述預充電電路被構造用來在所述脈沖周期之前的準備周期內將所述第一信號的所述電壓設定成與所述參考電壓不同的預充電電壓。

4.根據權利要求3所述的半導體裝置，其中，

所述多個電阻狀態是包括高電阻狀態和低電阻狀態的兩個電阻狀態，并且

所述預充電電壓是沿當所述記憶元件處于所述高電阻狀態時所述第一信號發生變化的電壓方向偏離所述參考電壓的電壓。

5.根據權利要求4所述的半導體裝置，其中，所述記憶元件在所述低電阻狀態下比在所述高電阻狀態下更容易引起讀取干擾。

6.根據權利要求3所述的半導體裝置，其中，

所述多個電阻狀態是包括高電阻狀態和低電阻狀態的兩個電阻狀態，并且

所述預充電電壓是沿當所述記憶元件處于所述低電阻狀態時所述第一信號發生變化的電壓方向偏離所述參考電壓的電壓。

7.根據權利要求3所述的半導體裝置，其中，所述預充電電路基于所述讀取控制信號來設定所述第一信號的所述電壓。

8.根據權利要求2所述的半導體裝置，其中，

所述偏置施加部還包括延遲電路，所述延遲電路被構造用來延遲所述第二信號，并且

所述脈沖周期是直到被延遲的所述第二信號發生變化的時刻為止的周期。

9.根據權利要求2所述的半導體裝置，其中，所述判定部還包括鎖存電路，所述鎖存電路被構造用來在所述脈沖周期內將所述第二信號作為輸出信號輸出，并且在除了所述脈沖周期以外的周期內保持所述輸出信號。

10.根據權利要求2所述的半導體裝置，其中，所述判定部還包括觸發電路，所述觸發電路被構造用來在所述脈沖周期的結束時刻對所述第二信號進行采樣，保持采樣結果，且輸出所述采樣結果。

11.根據權利要求1至10中任一項所述的半導體裝置，其中，所述偏置信號是電壓信號，并且所述檢出信號是電流信號。

12.根據權利要求1至10中任一項所述的半導體裝置，其中，所述偏置信號是電流信號，并且所述檢出信號是電壓信號。