[發(fā)明專利]一種平面VDMOS環(huán)區(qū)制造方法和系統(tǒng)在審
| 申請?zhí)枺?/td> | 201410032189.2 | 申請日: | 2014-01-23 |
| 公開(公告)號: | CN104810285A | 公開(公告)日: | 2015-07-29 |
| 發(fā)明(設(shè)計)人: | 趙圣哲 | 申請(專利權(quán))人: | 北大方正集團有限公司;深圳方正微電子有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336 |
| 代理公司: | 北京路浩知識產(chǎn)權(quán)代理有限公司 11002 | 代理人: | 李迪 |
| 地址: | 100871 北京*** | 國省代碼: | 北京;11 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 平面 vdmos 制造 方法 系統(tǒng) | ||
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體制造工藝領(lǐng)域,尤其涉及一種平面VDMOS環(huán)區(qū)制造方法和系統(tǒng)。
背景技術(shù)
垂直雙擴散金屬-氧化物半導(dǎo)體場效應(yīng)晶體管(VDMOS)兼有雙極晶體管和普通金屬-氧化物半導(dǎo)體場效應(yīng)晶體管(MOS)器件的優(yōu)點。對于現(xiàn)代平面VDMOS器件來說,一般都采用淺平面結(jié)結(jié)構(gòu),典型的結(jié)深值為4-7um,在這么淺的結(jié)深下,器件如果沒有增加任何終端保護措施,擊穿電壓要比理想情況下即平行平面結(jié)的耐壓值低50%,因此,終端保護是平面VDMOS器件的一項關(guān)鍵技術(shù)。在器件的邊緣區(qū)域,雜質(zhì)原子在邊緣區(qū)擴散形成了柱面結(jié)或球面結(jié),由于這兩種結(jié)均存在曲率,耗盡區(qū)也存在表面電場曲率效應(yīng),導(dǎo)致該位置電場集中,擊穿將首先出現(xiàn)在這些區(qū)域。為了提高器件擊穿電壓,通常使用終端環(huán)技術(shù),將耗盡區(qū)電場向外側(cè)拉平。并在最外側(cè)使用N型截止環(huán)截止,如圖1所示。
因此,終端環(huán)對于器件耐壓有很重要的作用,任何環(huán)區(qū)形貌的變化都會引起耐壓降低。在平面VDMOS工藝中,在生長初始氧化層(圖2)和完成場效應(yīng)晶體管(JFET)區(qū)的刻蝕和注入(圖3)之后,首先會進行截止環(huán)的光刻、刻蝕及注入(圖4、圖5),然后通過干法+濕法+清洗去膠(圖6),最后進行終端環(huán)的光刻、刻蝕及注入(圖7),以完成平面VDMOS環(huán)區(qū)的整個制作過程。
但是,在現(xiàn)有技術(shù)的上述步驟中,由于截止環(huán)的光刻圖形刻開區(qū)較小,而注入能量和劑量很大,易導(dǎo)致注入后去膠不凈的情況出現(xiàn)。在后續(xù)做終端環(huán)時,當(dāng)環(huán)側(cè)壁的初始氧化層被去不干凈的膠遮擋,在終端環(huán)的濕法腐蝕步驟中,將會在終端環(huán)區(qū)的側(cè)壁出現(xiàn)毛刺,導(dǎo)致形貌不規(guī)則,如圖8、圖9所示。這種環(huán)區(qū)毛刺現(xiàn)象對于器件的耐壓及可靠性測試都將起到負面作用。
發(fā)明內(nèi)容
(一)要解決的技術(shù)問題
本發(fā)明提供一種平面VDMOS環(huán)區(qū)制造方法和系統(tǒng),以解決現(xiàn)有技術(shù)中在制造環(huán)區(qū)過程中易產(chǎn)生環(huán)區(qū)毛刺現(xiàn)象,導(dǎo)致形貌不規(guī)則的技術(shù)問題。
(二)技術(shù)方案
為解決上述技術(shù)問題,本發(fā)明提供一種平面VDMOS環(huán)區(qū)制造方法,包括:
完成終端環(huán)區(qū)的光刻、刻蝕及第一導(dǎo)電類型離子注入;
完成截止環(huán)區(qū)的光刻、刻蝕及第二導(dǎo)電類型離子注入,所述第二導(dǎo)電類型與平面VDMOS有源區(qū)導(dǎo)電類型相同,與第一導(dǎo)電類型相反。
進一步地,
所述第一導(dǎo)電類型為N型,所述第二導(dǎo)電類型為P型。
進一步地,
所述第一導(dǎo)電類型為P型,所述第二導(dǎo)電類型為N型。
進一步地,
所述終端環(huán)區(qū)包括一個或多個終端環(huán)。
進一步地,
當(dāng)所述終端環(huán)區(qū)包括多個終端環(huán)時,所述終端環(huán)由內(nèi)而外的間隔等差增加。
另一方面,本發(fā)明還提供一種平面VDMOS環(huán)區(qū)制造系統(tǒng),包括:
終端環(huán)制造單元,用于完成終端環(huán)區(qū)的光刻、刻蝕及第一導(dǎo)電類型離子注入;
截止環(huán)制造單元,用于完成截止環(huán)區(qū)的光刻、刻蝕及第二導(dǎo)電類型離子注入,所述第二導(dǎo)電類型與平面VDMOS有源區(qū)導(dǎo)電類型相同,與第一導(dǎo)電類型相反。
進一步地,
所述第一導(dǎo)電類型為N型,所述第二導(dǎo)電類型為P型。
進一步地,
所述第一導(dǎo)電類型為P型,所述第二導(dǎo)電類型為N型。
進一步地,
所述終端環(huán)區(qū)包括一個或多個終端環(huán)。
進一步地,
當(dāng)所述終端環(huán)區(qū)包括多個終端環(huán)時,所述終端環(huán)由內(nèi)而外的間隔等差增加。
(三)有益效果
可見,在本發(fā)明提供的平面VDMOS環(huán)區(qū)制造方法和系統(tǒng)中,通過優(yōu)化環(huán)區(qū)制作流程,首先完成終端環(huán)區(qū)的刻蝕及注入,而后再完成截止環(huán)區(qū)的刻蝕及注入。有效地避免了終端環(huán)區(qū)側(cè)壁形貌受到截止環(huán)區(qū)制備過程中去膠不凈的影響,改善了終端環(huán)區(qū)側(cè)壁形貌,解決了器件耐壓降低和可靠性不高的技術(shù)問題。
附圖說明
為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案,下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作一簡單地介紹,顯而易見地,下面描述中的附圖是本發(fā)明的一些實施例,對于本領(lǐng)域普通技術(shù)人員來講,在不付出創(chuàng)造性勞動的前提下,還可以根據(jù)這些附圖獲得其他的附圖。
圖1是終端環(huán)技術(shù)的結(jié)構(gòu)示意圖;
圖2是平面VDMOS制造工藝中生長初始氧化層的示意圖;
圖3是平面VDMOS制造工藝中JFET區(qū)刻蝕和注入示意圖;
圖4是平面VDMOS制造工藝中截止環(huán)的光刻、刻蝕及注入示意圖;
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于北大方正集團有限公司;深圳方正微電子有限公司,未經(jīng)北大方正集團有限公司;深圳方正微電子有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410032189.2/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





