[發(fā)明專利]用于使用半導體工藝產(chǎn)生多個半導體裝置的方法

有效

• 申請?zhí)枺?/td>: 201410031282.1
• 申請日: 2014-01-23
• 公開（公告）號: CN103972166B
• 公開（公告）日: 2018-10-02
• 發(fā)明（設(shè)計）人: 克里斯托弗·納薩爾;金成龍;史蒂文·萊比格爾;詹姆斯·霍爾
• 申請（專利權(quán)）人: 飛兆半導體公司
• 主分類號: H01L21/77
• 分類號: H01L21/77
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責任公司 11287
• 代理人: 林彥

1.一種生產(chǎn)半導體裝置的方法，其包括：

在半導體襯底上形成外延層；

在所述外延層中形成第一導電性類型的掩埋區(qū)；

在橫向擴散金屬氧化物半導體LDMOS裝置中形成第二導電性類型的阱區(qū)；

形成所述LDMOS裝置的減小表面場(RESURF)氧化物；

與在雙極結(jié)型晶體管BJT裝置中形成所述第一導電性類型的區(qū)域非并發(fā)地在所述LDMOS裝置中形成所述第一導電性類型的阱區(qū)；

在形成所述第二導電性類型的阱區(qū)及形成所述RESURF氧化物之后，形成所述LDMOS裝置的與所述RESURF氧化物接觸的柵極氧化物；及

植入所述第二導電性類型的摻雜劑以并發(fā)地形成所述LDMOS裝置的漂移區(qū)以及所述BJT裝置的基極植入?yún)^(qū)，所述漂移區(qū)具有和所述外延層的頂部表面與所述LDMOS裝置的所述柵極氧化物之間的界面相交的邊界。

2.根據(jù)權(quán)利要求1所述的方法，其中所述基極植入?yún)^(qū)具有小于所述LDMOS裝置的所述阱區(qū)的深度的深度。

3.根據(jù)權(quán)利要求1所述的方法，其中所述漂移區(qū)的深度與所述基極植入?yún)^(qū)的深度相同。

4.根據(jù)權(quán)利要求1所述的方法，其中所述BJT裝置具有大于20的電流增益值。

5.根據(jù)權(quán)利要求1所述的方法，其中所述BJT裝置為PNP裝置，所述LDMOS裝置為N型LDMOS裝置，且所述基極植入?yún)^(qū)具有N型導電性。

6.根據(jù)權(quán)利要求1所述的方法，其中所述BJT裝置為NPN裝置，所述LDMOS裝置為P型LDMOS裝置，且所述基極植入?yún)^(qū)具有P型導電性。

7.根據(jù)權(quán)利要求1所述的方法，其進一步包括：

并發(fā)地植入所述摻雜劑以形成所述LDMOS裝置的主體區(qū)以及電阻器裝置的電阻多晶硅的電阻器主體區(qū)。

8.根據(jù)權(quán)利要求1所述的方法，其中所述半導體襯底包括碳化硅。

9.根據(jù)權(quán)利要求1所述的方法，并發(fā)地在所述BJT裝置中形成第一硅化物，在所述LDMOS裝置中形成第二硅化物，以及在電阻器裝置中形成第三硅化物。

10.根據(jù)權(quán)利要求1所述的方法，其中所述植入所述摻雜劑在半導體裝置中執(zhí)行，所述半導體裝置包括所述BJT裝置、互補金屬氧化物半導體CMOS裝置、以及所述LDMOS裝置。

11.根據(jù)權(quán)利要求1所述的方法，其中所述RESURF氧化物具有比所述柵極氧化物的厚度大的厚度。

12.一種生產(chǎn)半導體裝置的方法，其包括：

在半導體襯底上形成外延層，所述外延層包括具有第一導電性類型的掩埋區(qū)；

在LDMOS裝置中形成場氧化物和第二導電性類型的阱區(qū)；

在所述形成所述場氧化物之后，在所述LDMOS裝置的橫向擴散金屬氧化物半導體LDMOS區(qū)域中形成減小表面場(RESURF)氧化物；

與在雙極結(jié)型晶體管BJT裝置中形成所述第一導電性類型的區(qū)域非并發(fā)地在所述LDMOS裝置中形成所述第一導電性類型的阱區(qū)；

在形成所述RESURF氧化物及所述形成所述場氧化物之后，形成所述LDMOS裝置的柵極氧化物；及

植入所述第二導電性類型的摻雜劑以并發(fā)地形成所述LDMOS裝置的漂移區(qū)以及所述BJT裝置的基極植入?yún)^(qū)，所述漂移區(qū)具有和所述外延層的頂部表面與所述LDMOS裝置的所述柵極氧化物之間的界面相交的邊界。

13.根據(jù)權(quán)利要求12所述的方法，其中所述RESURF氧化物和所述場氧化物各自具有比所述柵極氧化物的厚度大的厚度。

14.根據(jù)權(quán)利要求12所述的方法，其中所述場氧化物形成在所述阱區(qū)上方，所述基極植入?yún)^(qū)具有比所述LDMOS裝置的所述阱區(qū)的深度小的深度。