[發(fā)明專利]半導(dǎo)體裝置

在審

• 申請?zhí)枺?/td>: 201410031140.5
• 申請日: 2014-01-23
• 公開（公告）號: CN104183628A
• 公開（公告）日: 2014-12-03
• 發(fā)明（設(shè)計）人: 杉浦政幸
• 申請（專利權(quán)）人: 株式會社東芝
• 主分類號: H01L29/08
• 分類號: H01L29/08;H01L29/78;H01L29/423
• 代理公司: 中國國際貿(mào)易促進委員會專利商標(biāo)事務(wù)所 11038
• 代理人: 陳華成

相關(guān)申請

本申請享受以日本專利申請2013-108033號（申請日：2013年5月22日）為基礎(chǔ)申請的優(yōu)先權(quán)。本申請通過參照該基礎(chǔ)申請而包括該基礎(chǔ)申請的所有內(nèi)容。

技術(shù)領(lǐng)域

本發(fā)明的實施方式涉及半導(dǎo)體裝置。

背景技術(shù)

近年來，在通信的接收電路、發(fā)送電路中使用的高頻開關(guān)IC的高性能化以及高功能化急速發(fā)展。開發(fā)了多個通過采用使用了SOI基板的FET來改善高頻響應(yīng)性能，并能夠?qū)㈦娫措娐贰⒖刂齐娐反钶d于同一芯片的高頻開關(guān)IC，能夠?qū)?yīng)于小型化要求。

如果在高頻開關(guān)IC中，輸入電力變大，則基于輸入信號的電壓振幅超過FET的耐壓，電流還流出到應(yīng)該成為OFF狀態(tài)的FET側(cè)，輸入波形紊亂。其結(jié)果，在高頻開關(guān)電路中高次諧波失真變大。

作為抑制高次諧波失真的方法，有與基于基板電位控制的閾值控制對應(yīng)的體偏置（body?bias）控制技術(shù)。但是，在為了降低高頻開關(guān)IC的導(dǎo)通電阻而增大了FET的總柵極寬度（Wg）的情況下，即使進行基板電位控制仍難以均勻地控制寬的體（body）區(qū)域。其結(jié)果，電流部分性地集中流出，元件溫度上升。其結(jié)果，存在高頻開關(guān)IC整體的耐壓降低這樣的問題。

發(fā)明內(nèi)容

本發(fā)明的實施方式提供能夠抑制耐壓降低的半導(dǎo)體裝置。

根據(jù)一個實施方式，半導(dǎo)體裝置設(shè)置有柵電極、源極區(qū)域以及漏極區(qū)域、體接觸區(qū)域、體偏置控制電極。柵電極由按照第1間隔并列配置的多個第1部分、和連接多個第1部分的第2部分構(gòu)成，隔著柵極絕緣膜設(shè)置。源極區(qū)域以及漏極區(qū)域設(shè)置于多個第1部分之間。體接觸區(qū)域相對第2部分配置于與源極區(qū)域以及漏極區(qū)域相反的一側(cè)。體偏置控制電極與第2部分并列，設(shè)置于體接觸區(qū)域上，與第2部分之間的第2間隔大于第1間隔，與體接觸區(qū)域連接。

附圖說明

圖1是示出第1實施方式的半導(dǎo)體裝置的概略俯視圖。

圖2是沿著圖1的A-A線的剖面圖。

圖3是沿著圖1的B-B線的剖面圖。

圖4是示出第1實施方式的比較例的半導(dǎo)體裝置的概略俯視圖。

圖5（a）是沿著圖4的C-C線的剖面圖，圖5（b）是沿著圖4的E-E線的剖面圖。

圖6是示出第1實施方式的輸入功率與2次的高次諧波失真的關(guān)系的圖。

圖7是示出第1實施方式的輸入功率與3次的高次諧波失真的關(guān)系的圖。

圖8是示出第1變形例的半導(dǎo)體裝置的概略俯視圖。

圖9是示出第2實施方式的半導(dǎo)體裝置的概略俯視圖。

圖10是沿著圖9的F-F線的剖面圖。

圖11是示出第3實施方式的半導(dǎo)體裝置的概略俯視圖。

圖12是沿著圖11的G-G線的剖面圖。

圖13是示出第2變形例的半導(dǎo)體裝置的概略俯視圖。

圖14是示出第4實施方式的半導(dǎo)體裝置的概略俯視圖。

圖15是沿著圖14的H-H線的剖面圖。

圖16是示出第3變形例的半導(dǎo)體裝置的概略俯視圖。

圖17是示出第4變形例的半導(dǎo)體裝置的剖面圖。

具體實施方式

以下，參照附圖，說明本發(fā)明的實施方式。

（第1實施方式）

首先，參照附圖，說明第1實施方式的半導(dǎo)體裝置。圖1是示出半導(dǎo)體裝置的概略俯視圖。圖2是沿著圖1的A-A線的剖面圖。圖3是沿著圖1的B-B線的剖面圖。圖4是示出比較例的半導(dǎo)體裝置的概略俯視圖。圖5（a）是沿著圖4的C-C線的剖面圖、圖5（b）是沿著圖4的E-E線的剖面圖。在本實施方式中，在高頻半導(dǎo)體開關(guān)中應(yīng)用的MOSFET中設(shè)置體接觸區(qū)域，針對多指條構(gòu)造的柵電極的連接部并列地配置體偏置控制電極，從而抑制了耐壓降低。

如圖1所示，作為半導(dǎo)體裝置的高頻開關(guān)FET部90設(shè)置有將周圍用元件分離區(qū)域（STI?shallow?trench?isolation，淺溝道隔離）2分離了的具有矩形形狀的元件形成區(qū)域1。元件形成區(qū)域1具有SDG（源極?漏極?柵極）區(qū)域3、體接觸區(qū)域4、以及體偏置控制電極5。高頻開關(guān)FET部90是構(gòu)成高頻開關(guān)IC的多指條型的FET。