[發明專利]靈敏放大器及存儲器

有效

• 申請號: 201410028042.6
• 申請日: 2014-01-22
• 公開（公告）號: CN104795088B
• 公開（公告）日: 2018-03-27
• 發明（設計）人: 楊翼
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: G11C7/06
• 分類號: G11C7/06
• 代理公司: 上海光華專利事務所(普通合伙)31219
• 代理人: 李儀萍

技術領域

本發明涉及存儲電路領域，特別是涉及一種靈敏放大器及存儲器。

背景技術

靈敏放大器（sense amplifier，SA）是存儲器中的重要部件，用于讀取存儲器中的各存儲單元所存儲的數據。不同類型的存儲器，各自所采用的靈敏放大器的結構并不完全相同。

例如，在申請號為201110211607.0對中國專利申請文獻中，公開了一種應用于SRAM的靈敏放大器。其中，SRAM中的存儲單元采用六晶體管配置，在進行數據讀取時，SRAM的相應存儲單元在位線BL及BLb上分別輸出一對互補信號，靈敏放大器對該互補信號進行差分放大后輸出。為了提高靈敏放大器的速度，該靈敏放大器采用了交叉耦合電路、尾電流晶體管和輸出級，且尾電流晶體管的源極連接負電平。

又例如，在申請號為201210306027.4對中國專利文獻中，公開了一種Flash靈敏放大器，該靈敏放大器包括：參考電壓發生電路、參考單元陣列位線、對存儲單元陣列位線上的電容負載進行預充電的預充電電路、電流放大器電路、及比較器，其中，該電流放大器電路根據參考電壓發生電路輸出的參考電壓信號放大流經Flash的存儲單元陣列中的存儲單元及參考單元陣列中的參考單元的電流；比較器用于放大存儲單元陣列位線及參考單元陣列位線上的電壓信號。

再例如，在申請號為201110372015.7的中國專利文獻中，公開了一種應用于非易失性存儲器（NVM）的靈敏放大器。該靈敏放大器有一路參考電流支路和一路存儲單元電流支路，通過比較該兩路信號來輸出“0”或“1”信號。

雖然上述各靈敏放大器結構各不相同，但都是通過與參考支路的比較來輸出相應的“0”或“1”信號。而在一些采用電流源來向參考支路提供基準電流的靈敏放大器中，由于該電流源所采用的偏置電壓通常都來自帶隙基準電壓源或直接采用外接的電源電壓作為其偏置電壓，不同于讀取操作時各存儲單元所采用的偏置電壓，由于該兩偏置電壓的誤差范圍存在差異，而且，帶隙基準電壓源或外接的電源電壓容易受到工藝、溫度、及溫度（即PVT）的影響，因此，容易影響數據讀取的精度；故需要對現有該種類型的靈敏放大器結構進行改進。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種讀電壓動態范圍大的用于讀取存儲單元所存儲的信號的靈敏放大器。

本發明的另一目的在于提供一種受工藝、電源電壓及溫度的影響較小的存儲器。

為實現上述目的及其他相關目的，本發明提供一種用于讀取存儲單元所存儲的信號的靈敏放大器，其至少包括：

包含待讀的存儲單元的第一電流支路；

第二電流支路，包含由多個與存儲單元所采用的電路相同的電路組合成的組合電路；

比較器，其一個輸入端連接所述待讀的存儲單元、另一輸入端連接所述組合電路，用于將所述待讀的存儲單元的電壓降與所述組合電路的電壓降的差予以放大后輸出。

優選地，所述組合電路為由兩個與存儲單元所采用的電路相同的電路串聯形成的串聯電路。

優選地，所述存儲單元所采用的電路包括由第一控制信號控制的第一MOS管、及連接該第一MOS管且由第二控制信號控制的第二MOS管；更為優選地，所述第一MOS管為N型MOS管；所述第二MOS管為N型MOS管。

優選地，所述第一電流支路還包括與所述待讀的存儲單元串聯的第一開關管；更為優選地，所述第二電流支路還包括與所述組合電路串聯且與所述第一開關管相同的第二開關管；更為優選地，所述第一開關管與第二開關管為N型MOS管。

優選地，待讀的存儲單元屬于EEPROM中的存儲單元。

本發明還提供一種存儲器，在所述存儲器本體中包含前述用于讀取存儲單元所存儲的信號的靈敏放大器。

如上所述，本發明的靈敏放大器及存儲器，具有以下有益效果：具有較大讀電壓動態范圍，且受工藝、電源電壓及溫度的影響較小。

附圖說明

圖1顯示為本發明的用于讀取存儲單元所存儲的信號的靈敏放大器示意圖。

圖2顯示為本發明的用于讀取存儲單元所存儲的信號的靈敏放大器的優選電路示意圖。

元件標號說明

1 靈敏放大器

11第一電流支路

111 待讀的存儲單元

12第二電流支路

121a、121b 與待讀的存儲單元相同的電路

13比較器

具體實施方式