[發明專利]不改變數據傳輸波特率而減少數據位寬的變速箱電路及工作方法有效
| 申請號: | 201410027301.3 | 申請日: | 2014-01-21 |
| 公開(公告)號: | CN103763063B | 公開(公告)日: | 2017-01-25 |
| 發明(設計)人: | 周昱;雷淑嵐;魏敬和;鄒家軒 | 申請(專利權)人: | 中國電子科技集團公司第五十八研究所 |
| 主分類號: | H04L1/00 | 分類號: | H04L1/00 |
| 代理公司: | 無錫市大為專利商標事務所(普通合伙)32104 | 代理人: | 殷紅梅,韓鳳 |
| 地址: | 214035 江蘇省無錫*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 改變 數據傳輸 波特率 減少 數據 變速箱 電路 工作 方法 | ||
技術領域
本發明涉及一種變速箱電路及工作方法,尤其適用于在不改變數據傳輸波特率的情況下減少數據位寬的變速箱電路及工作方法。
?
背景技術
隨著SOC向高集成度發展,SOC電路的規模越來越大,動輒上千萬門的電路比比皆是,在SOC電路中集成的各種模塊和IP,如高速端口收發器,SRAM,DSP等的數量也越來越多。這樣就帶來了一個問題,不同廠商研發的模塊或者IP,它們的數據位寬往往不盡相同。比如在萬兆以太網10G-WIS的物理層標準中,從上層協議發送過來的數據首先需要經過64B/66B的編碼,然后再進入10G-WIS標準的PCS中進行數據處理。但10G-WIS的PCS定義的數據位寬是64位,為了能讓經過64B/66B編碼后的數據能夠在10G-WIS的PCS中進行處理,就需要有一個模塊把66比特轉成64比特。又例如在Interlaken協議中,經過64B/67B編碼后的數據在發送到Serdes之前,一般也要進行位寬轉換,因為在高速通訊系統中,Serdes的并行端數據輸入的位寬數一般不會是67比特,一般都是偶數或者2的n次方位。因此需要提供一種簡便,低成本的,能實現任意數據位寬減少的方法,來保證芯片內各模塊之間的無縫連接與正常的數據傳輸功能。
如果直接根據變速箱兩側的數據輸出和輸入的數據率相等的原理,利用兩個頻率的時鐘對數據位寬直接進行由多向少的轉換,而不對兩側時鐘,或者數據進行任何的控制,則因為變速箱數據輸出的時鐘頻率大于變速箱數據輸入的時鐘頻率,即輸出數據所用的時鐘周期小于輸入數據的寬度,因此在數據位寬轉換過程中,由于兩個時鐘存在頻率差,在某個時鐘周期下,輸出數據的時鐘會將當前周期下的數據采樣2次,從而造成輸出數據的重復,影響數據傳輸的正確性。
發明內容
本發明的目的是克服現有技術的不足,提供一種新的變速箱電路及工作方法,可以在相同的波特率下進行數據位寬由多向少的轉換。本發明使用計數器控制數據位寬轉換的整個過程,并產生標志位來控制變速箱數據的輸入,在不改變數據傳輸波特率的情況下,克服上述問題,實現對數據位寬的無損減少。
所述不改變數據傳輸波特率而減少數據位寬的變速箱電路包括:數據位寬轉換電路、計數器生成電路和標志位產生電路,所述計數器生成電路的輸出分別連接數據位寬轉換電路和標志位產生電路;
所述數據位寬轉換電路,用以在相同的波特率下進行不同數據位寬的轉換,
a)??????數據位寬轉換電路輸入數據的位寬為m,輸出數據的位寬為n,m>n;
b)??????數據位寬轉換電路輸出數據與輸入數據使用同一個時鐘;
c)??????在每個輸出時鐘的時鐘周期下,數據位寬轉換電路都輸出一個n比特的數據;
d)??????在進行位寬轉換之前,對輸入的m比特數據進行多周期延時;
e)??????根據計數器的值決定變速箱數據的輸入和輸出,計數器的值為i,2i,…,((m-n)/k-1)*i時,暫停輸入一個新的m位數據,當前周期繼續輸出n比特的數據,在計數器的值為((m-n)/k)*i時,輸出n比特數據后,當前周期的保留比特數為零;在計數器的其余數值時,輸入新的m位數據,上周期保留的數據作為n位輸出數據的低位,當前周期輸入的數據填充高位,輸入數據的其余比特數作為下一周期的保留數據;其中i為正整數,k為m、n和n-m的最小公約數;
所述計數器生成電路,用來控制位寬轉換的整個過程,
a)??????接收到數據發送端開始發送數據的信號時,計數器清零;
b)??????計數器的值由輸入數據位寬的值決定;
c)??????每一個時鐘周期,計數器加1;
d)??????計數器的計數范圍是0到m/k-1;
所述產生標志位電路,用以產生變速箱電路的標志位,當計數器的值為i-1,2i-1,…,((m-n)/k)i-1時,產生暫停輸入標志位送到數據發送模塊,使數據發送模塊在當前時鐘周期下暫停發送一個m位新數據到數據位寬轉換電路中。
所述不改變數據傳輸波特率而減少數據位寬的變速箱電路工作方法如下:變速箱輸入數據所用時鐘頻率是a,輸入數據的位寬是m比特,變速箱輸出數據所用的時鐘頻率是a,輸出數據位寬是n比特,且m>n,m,n和m-n的最小公約數為k;變速箱經過m/k個時鐘周期才能夠完成n/k個m比特到m/k個n比特的數據位寬轉換;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國電子科技集團公司第五十八研究所,未經中國電子科技集團公司第五十八研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410027301.3/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種插件元器件過爐裝置
- 下一篇:一種運氣測試盒





