[發明專利]不改變數據傳輸波特率而減少數據位寬的變速箱電路及工作方法

有效

• 申請號: 201410027301.3
• 申請日: 2014-01-21
• 公開（公告）號: CN103763063B
• 公開（公告）日: 2017-01-25
• 發明（設計）人: 周昱;雷淑嵐;魏敬和;鄒家軒
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: H04L1/00
• 分類號: H04L1/00
• 代理公司: 無錫市大為專利商標事務所(普通合伙)32104
• 代理人: 殷紅梅,韓鳳

1.不改變數據傳輸波特率而減少數據位寬的變速箱電路，其特征是，包括數據位寬轉換電路、計數器生成電路和標志位產生電路，所述計數器生成電路的輸出分別連接數據位寬轉換電路和標志位產生電路；

所述數據位寬轉換電路，用以在相同的波特率下進行不同數據位寬的轉換，

a)數據位寬轉換電路輸入數據的位寬為m，輸出數據的位寬為n，m>n；

b)數據位寬轉換電路輸出數據與輸入數據使用同一個時鐘；

c)在每個輸出時鐘的時鐘周期下，數據位寬轉換電路都輸出一個n比特的數據；

d)在進行位寬轉換之前，對輸入的m比特數據進行多周期延時；

e)根據計數器的值決定變速箱數據的輸入和輸出，計數器的值為i，2i，…，((m‐n)/k‐1)*i時，暫停輸入一個新的m位數據，當前周期繼續輸出n比特的數據，在計數器的值為((m‐n)/k)*i時，輸出n比特數據后，當前周期的保留比特數為零；在計數器的其余數值時，輸入新的m位數據，上周期保留的數據作為n位輸出數據的低位，當前周期輸入的數據填充高位，輸入數據的其余比特數作為下一周期的保留數據；其中i為正整數，k為m、n和n‐m的最小公約數；

所述計數器生成電路，用來控制位寬轉換的整個過程，

a)接收到數據發送端開始發送數據的信號時，計數器清零；

b)計數器的值由輸入數據位寬的值決定；

c)每一個時鐘周期，計數器加1；

d)計數器的計數范圍是0到m/k‐1；

所述產生標志位電路，用以產生變速箱電路的標志位，當計數器的值為i‐1，2i‐1，…，((m‐n)/k)i‐1時，產生暫停輸入標志位送到數據發送模塊，使數據發送模塊在當前時鐘周期下暫停發送一個m位新數據到數據位寬轉換電路中。

2.不改變數據傳輸波特率而減少數據位寬的變速箱電路工作方法，其特征是：變速箱輸入數據所用時鐘頻率是a，輸入數據的位寬是m比特，變速箱輸出數據所用的時鐘頻率是a，輸出數據位寬是n比特，且m>n，m，n和m‐n的最小公約數為k；變速箱經過m/k個時鐘周期才能夠完成n/k個m比特到m/k個n比特的數據位寬轉換；

a)在開始位寬轉換的第一個時鐘周期，m比特數據輸入，n比特的數據輸出，m‐n個比特的數據保留到下一個時鐘周期，此時變速箱中保留的本時鐘周期數據的比特數r=m‐n；

b)在位寬轉換的j個時鐘周期，暫停輸入m比特數據，n比特數據繼續輸出，此時變速箱中保留的比特數為r=m‐j*n<n，直到下一個時鐘周期；

c)在位寬轉換的第j+1個時鐘周期，輸入m比特數據進變速箱，n比特數據繼續輸出，此時變速箱中保留的比特數為r=2m‐(j+1)*n，直到下一個時鐘周期；

d)在進行到位寬轉換的第i個時鐘周期時，當變速箱中累積的比特數r=(m‐n)*i>n時，則在第i+1個時鐘周期，暫停輸入一個新的m位數據進變速箱，同時在當前時鐘周期，變速箱繼續輸出n比特的數據，此時變速箱中積累的比特數為r=(m‐n)*i‐n；

e)在進行到位寬轉換的第2i個時鐘周期時，當變速箱中保留的比特數r=(m‐n)*(2i‐1)‐n>n，則在第2i+1個時鐘周期，暫停輸入一個新的m位數據進變速箱，同時在當前時鐘周期，變速箱繼續輸出n比特的數據，此時變速箱中累積的比特數為r=(m‐n)*(2i‐1)‐2n；

f)依次類推，在進行到位寬轉換的第((m‐n)/k)*i個時鐘周期時，也就是第(m/k)‐1個時鐘周期，此時在變速箱中累積的比特數為r=(i*(m‐n)/k‐((m‐n)/k‐1))*(m‐n)‐((m‐n)/k)‐1)*n=n，則在第m/k個時鐘周期時，暫停輸入一個新的m位數據進變速箱，同時在當前周期，變速箱繼續輸出n比特的數據，此時變速箱中累積的比特數為r=0，完成n/k個m比特到m/k個n比特的數據位寬轉換；

其中i=(m/k‐1)/((m‐n)/k)，j=m/n，i，j的值取整數；當n<m<2n時，j=1；當m>2n時，i=1；步驟a)到f)根據i和j的具體值進行操作；當在第m/k個時鐘周期，完成n/k個m比特到m/k個n比特的數據位寬轉換后，則重新開始a)到f)的步驟。