[發明專利]普通LOGIC工藝中大單位容值電容的制作方法

在審

• 申請號: 201410025926.6
• 申請日: 2014-01-20
• 公開（公告）號: CN103762157A
• 公開（公告）日: 2014-04-30
• 發明（設計）人: 賈金輝;徐躍江;岳云;奚谷楓
• 申請（專利權）人: 無錫紫芯集成電路系統有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02
• 代理公司: 無錫華源專利事務所(普通合伙) 32228
• 代理人: 林弘毅;聶漢欽

1.一種普通LOGIC工藝中大單位容值電容的制作方法，其特征在于：在MOM電容的基礎上增加MOS管的電容。

2.根據權利要求1所述普通LOGIC工藝中大單位容值電容的制作方法，其特征在于：所述MOM電容用工藝最小尺寸設計金屬插指，即MOM所用金屬線寬度為工藝所限定的最小尺寸。

3.根據權利要求1所述普通LOGIC工藝中大單位容值電容的制作方法，其特征在于：所述MOM電容由多層金屬按插指結構布局，不同金屬層形成的MOM電容的布局完全相同，包括金屬位置和插指走向。

4.根據權利要求1所述普通LOGIC工藝中大單位容值電容的制作方法，其特征在于：所述MOS管為PMOS管。

5.根據權利要求1所述普通LOGIC工藝中大單位容值電容的制作方法，其特征在于：所述MOM電容與MOS管的電容兩者為垂直結構，MOS管的電容位于MOM電容下方。

6.根據權利要求1所述普通LOGIC工藝中大單位容值電容的制作方法，其特征在于：所述MOS管的源極和漏極相連構成電容一端，柵極構成電容另一端；MOM電容的兩端分別與MOS管的電容的兩端相連，組成并聯架構。