[發明專利]半導體裝置結構及形成CMOS集成電路結構的方法

無效

• 申請號: 201410025455.9
• 申請日: 2014-01-20
• 公開（公告）號: CN103943622A
• 公開（公告）日: 2014-07-23
• 發明（設計）人: S·弗萊克豪斯基;R·里克特;R·博施克
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L29/10;H01L29/423;H01L21/8238
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

1.一種用于形成CMOS集成電路結構的方法，包含：

提供具有第一晶體管區及第二晶體管區的半導體基板，各具有柵極電極結構；

形成第一掩模結構于該半導體基板上方，掩模該第一晶體管區并暴露該第二晶體管區的至少一部份；

對于該第二晶體管區的該暴露部份，進行包含暈環植入與源極和漏極延伸部植入中的至少一者的第一植入制程；

移除該第一掩模結構；以及隨后

形成第二掩模結構于該半導體基板上方，掩模該第二晶體管區并暴露該第一晶體管區的至少一部份；

在該第一晶體管區的該暴露部份內形成應力源部；以及

在該第二晶體管區中形成N型源極和漏極區。

2.根據權利要求1所述的方法，更包括，在該應力源部形成后，形成鄰近該等柵極電極結構的間隔體結構，以及進行源極和漏極植入制程，用以形成該N型源極和漏極于該第二晶體管區中。

3.根據權利要求1所述的方法，其中，該應力源部在進行該第一植入制程之后以及在進行第二植入制程之前形成，該第二植入制程包含對于該第一晶體管區的源極和漏極延伸部植入與暈環植入中的至少一者。

4.根據權利要求3所述的方法，其中，形成該應力源部包括：蝕刻進入該第一區的該暴露部份的凹處結構，以及以應變誘發半導體材料填充該凹處結構。

5.根據權利要求4所述的方法，其中，該應變誘發半導體材料包含鍺。

6.根據權利要求1所述的方法，更包括：在形成該應力源部于該第一晶體管區中之前，進行包含對于該第一晶體管區的暈環植入與源極和漏極延伸部植入中的至少一者的第二植入制程。

7.根據權利要求6所述的方法，其中，形成該應力源部包括：蝕刻進入該第一區的該暴露部份的凹處結構，以及以應變誘發半導體材料填充該凹處結構。

8.一種形成CMOS集成電路結構的方法，包含：

在半導體基板中提供至少一個P型阱區與至少一個N型阱區；

形成第一掩模于該至少一個N型阱區上方，該第一掩模暴露該至少一個P型阱區的至少一部份；

進行第一植入制程，用于在該至少一個P型阱區的該暴露部份中形成暈環區與源極和漏極延伸區中的至少一者；

移除該第一掩模；

形成第二掩模于該至少一個P型阱區上方，該第二掩模暴露該至少一個N型阱區的至少一部份；以及

在該至少一個N型阱區的該暴露部份中形成一個或多個應力源區。

9.根據權利要求8所述的方法，其中，形成該一個或多個應力源區包括：在該至少一個N型阱區的該暴露部份中形成一個或多個凹處，以及以應變誘發材料填充該一個或多個凹處。

10.根據權利要求9所述的方法，其中，該應變誘發材料包含鍺。

11.根據權利要求8所述的方法，更包括：進行第二植入制程，用于在該至少一個N型阱區中形成暈環區與源極和漏極延伸區中的至少一者，以及隨后在該至少一個N型阱區中形成該一個或多個應力源區。

12.根據權利要求8所述的方法，更包括：進行第二植入制程，用于形成暈環區與源極和漏極延伸區中的至少一者，在形成該一個或多個應力源區于該至少一個N型阱區中后，該源極和漏極延伸區至少部份與該至少一個N型阱區的該一個或多個暴露部份相互重疊。

13.根據權利要求8所述的方法，其中，待形成的該CMOS集成電路結構包含以下各者中的至少一者：邏輯裝置結構及SRAM結構以及厚柵極氧化物裝置和具有較低閾值電壓的裝置與具有較高閾值電壓的裝置。

14.一種半導體裝置結構，包含：

具有第一區的半導體基板；

形成于該第一區中的第一柵極結構，在該半導體基板上定義柵極表面部份；

鄰近該第一柵極結構而埋入該半導體基板的至少一個應力源區，該應力源區在該半導體基板上定義應力源區表面；

其中，該柵極表面部份與該應力源區表面在與該基板表面垂直的方向的高度相差小于約8納米。

15.根據權利要求14所述的半導體裝置結構，其中，該高度小于約5納米或在約1至7納米的范圍內。