[發(fā)明專利]半導(dǎo)體裝置結(jié)構(gòu)及形成CMOS集成電路結(jié)構(gòu)的方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201410025455.9
• 申請(qǐng)日: 2014-01-20
• 公開(kāi)（公告）號(hào): CN103943622A
• 公開(kāi)（公告）日: 2014-07-23
• 發(fā)明（設(shè)計(jì)）人: S·弗萊克豪斯基;R·里克特;R·博施克
• 申請(qǐng)（專利權(quán)）人: 格羅方德半導(dǎo)體公司
• 主分類(lèi)號(hào): H01L27/092
• 分類(lèi)號(hào): H01L27/092;H01L29/10;H01L29/423;H01L21/8238
• 代理公司: 北京戈程知識(shí)產(chǎn)權(quán)代理有限公司 11314
• 代理人: 程偉;王錦陽(yáng)

1.一種用于形成CMOS集成電路結(jié)構(gòu)的方法，包含：

提供具有第一晶體管區(qū)及第二晶體管區(qū)的半導(dǎo)體基板，各具有柵極電極結(jié)構(gòu)；

形成第一掩模結(jié)構(gòu)于該半導(dǎo)體基板上方，掩模該第一晶體管區(qū)并暴露該第二晶體管區(qū)的至少一部份；

對(duì)于該第二晶體管區(qū)的該暴露部份，進(jìn)行包含暈環(huán)植入與源極和漏極延伸部植入中的至少一者的第一植入制程；

移除該第一掩模結(jié)構(gòu)；以及隨后

形成第二掩模結(jié)構(gòu)于該半導(dǎo)體基板上方，掩模該第二晶體管區(qū)并暴露該第一晶體管區(qū)的至少一部份；

在該第一晶體管區(qū)的該暴露部份內(nèi)形成應(yīng)力源部；以及

在該第二晶體管區(qū)中形成N型源極和漏極區(qū)。

2.根據(jù)權(quán)利要求1所述的方法，更包括，在該應(yīng)力源部形成后，形成鄰近該等柵極電極結(jié)構(gòu)的間隔體結(jié)構(gòu)，以及進(jìn)行源極和漏極植入制程，用以形成該N型源極和漏極于該第二晶體管區(qū)中。

3.根據(jù)權(quán)利要求1所述的方法，其中，該應(yīng)力源部在進(jìn)行該第一植入制程之后以及在進(jìn)行第二植入制程之前形成，該第二植入制程包含對(duì)于該第一晶體管區(qū)的源極和漏極延伸部植入與暈環(huán)植入中的至少一者。

4.根據(jù)權(quán)利要求3所述的方法，其中，形成該應(yīng)力源部包括：蝕刻進(jìn)入該第一區(qū)的該暴露部份的凹處結(jié)構(gòu)，以及以應(yīng)變誘發(fā)半導(dǎo)體材料填充該凹處結(jié)構(gòu)。

5.根據(jù)權(quán)利要求4所述的方法，其中，該應(yīng)變誘發(fā)半導(dǎo)體材料包含鍺。

6.根據(jù)權(quán)利要求1所述的方法，更包括：在形成該應(yīng)力源部于該第一晶體管區(qū)中之前，進(jìn)行包含對(duì)于該第一晶體管區(qū)的暈環(huán)植入與源極和漏極延伸部植入中的至少一者的第二植入制程。

7.根據(jù)權(quán)利要求6所述的方法，其中，形成該應(yīng)力源部包括：蝕刻進(jìn)入該第一區(qū)的該暴露部份的凹處結(jié)構(gòu)，以及以應(yīng)變誘發(fā)半導(dǎo)體材料填充該凹處結(jié)構(gòu)。

8.一種形成CMOS集成電路結(jié)構(gòu)的方法，包含：

在半導(dǎo)體基板中提供至少一個(gè)P型阱區(qū)與至少一個(gè)N型阱區(qū)；

形成第一掩模于該至少一個(gè)N型阱區(qū)上方，該第一掩模暴露該至少一個(gè)P型阱區(qū)的至少一部份；

進(jìn)行第一植入制程，用于在該至少一個(gè)P型阱區(qū)的該暴露部份中形成暈環(huán)區(qū)與源極和漏極延伸區(qū)中的至少一者；

移除該第一掩模；

形成第二掩模于該至少一個(gè)P型阱區(qū)上方，該第二掩模暴露該至少一個(gè)N型阱區(qū)的至少一部份；以及

在該至少一個(gè)N型阱區(qū)的該暴露部份中形成一個(gè)或多個(gè)應(yīng)力源區(qū)。

9.根據(jù)權(quán)利要求8所述的方法，其中，形成該一個(gè)或多個(gè)應(yīng)力源區(qū)包括：在該至少一個(gè)N型阱區(qū)的該暴露部份中形成一個(gè)或多個(gè)凹處，以及以應(yīng)變誘發(fā)材料填充該一個(gè)或多個(gè)凹處。

10.根據(jù)權(quán)利要求9所述的方法，其中，該應(yīng)變誘發(fā)材料包含鍺。

11.根據(jù)權(quán)利要求8所述的方法，更包括：進(jìn)行第二植入制程，用于在該至少一個(gè)N型阱區(qū)中形成暈環(huán)區(qū)與源極和漏極延伸區(qū)中的至少一者，以及隨后在該至少一個(gè)N型阱區(qū)中形成該一個(gè)或多個(gè)應(yīng)力源區(qū)。

12.根據(jù)權(quán)利要求8所述的方法，更包括：進(jìn)行第二植入制程，用于形成暈環(huán)區(qū)與源極和漏極延伸區(qū)中的至少一者，在形成該一個(gè)或多個(gè)應(yīng)力源區(qū)于該至少一個(gè)N型阱區(qū)中后，該源極和漏極延伸區(qū)至少部份與該至少一個(gè)N型阱區(qū)的該一個(gè)或多個(gè)暴露部份相互重疊。

13.根據(jù)權(quán)利要求8所述的方法，其中，待形成的該CMOS集成電路結(jié)構(gòu)包含以下各者中的至少一者：邏輯裝置結(jié)構(gòu)及SRAM結(jié)構(gòu)以及厚柵極氧化物裝置和具有較低閾值電壓的裝置與具有較高閾值電壓的裝置。

14.一種半導(dǎo)體裝置結(jié)構(gòu)，包含：

具有第一區(qū)的半導(dǎo)體基板；

形成于該第一區(qū)中的第一柵極結(jié)構(gòu)，在該半導(dǎo)體基板上定義柵極表面部份；

鄰近該第一柵極結(jié)構(gòu)而埋入該半導(dǎo)體基板的至少一個(gè)應(yīng)力源區(qū)，該應(yīng)力源區(qū)在該半導(dǎo)體基板上定義應(yīng)力源區(qū)表面；

其中，該柵極表面部份與該應(yīng)力源區(qū)表面在與該基板表面垂直的方向的高度相差小于約8納米。

15.根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置結(jié)構(gòu)，其中，該高度小于約5納米或在約1至7納米的范圍內(nèi)。