[發明專利]半導體器件和半導體器件的操作方法

有效

• 申請號: 201410023637.2
• 申請日: 2014-01-17
• 公開（公告）號: CN104425411B
• 公開（公告）日: 2019-07-26
• 發明（設計）人: 鄭椿錫
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;G01R31/26
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 俞波;毋二省

1.一種半導體器件，包括：

多個層疊的芯片；

參考穿硅通孔組，所述參考穿硅通孔組穿通所述多個層疊的芯片，測試時鐘信號和初始測試信號穿通所述參考穿硅通孔組；

多個穿硅通孔，所述多個穿硅通孔穿通所述多個層疊的芯片，多個第二測試信號穿通所述多個穿硅通孔；

參考延遲信息發生單元，所述參考延遲信息發生單元適用于通過利用所述測試時鐘信號來產生表示所述參考穿硅通孔組的延遲量的參考延遲信息；以及

判定單元，所述判定單元適用于通過比較第一測試信號與所述多個第二測試信號中的每個第二測試信號來判定所述多個穿硅通孔的異常，

其中，所述第一測試信號是被延遲了與所述參考延遲信息相對應的延遲量的所述初始測試信號，并且

其中，所述多個第二測試信號中的每個第二測試信號是被所述多個穿硅通孔中相對應的穿硅通孔延遲的所述初始測試信號。

2.如權利要求1所述的半導體器件，其中，所述參考穿硅通孔組包括：

第一參考穿硅通孔和第二參考穿硅通孔，所述測試時鐘信號穿通所述第一參考穿硅通孔和所述第二參考穿硅通孔；以及

第三參考穿硅通孔，所述初始測試信號穿通所述第三參考穿硅通孔，并且

其中，所述參考穿硅通孔組的延遲量用所述測試時鐘信號來測量。

3.如權利要求2所述的半導體器件，其中，所述第一參考穿硅通孔至所述第三參考穿硅通孔具有相同的延遲量。

4.如權利要求3所述的半導體器件，還包括供電單元，所述供電單元適用于響應于經由所述第三參考穿硅通孔施加的所述初始測試信號而將電流供應至所述多個穿硅通孔。

5.如權利要求4所述的半導體器件，還包括復制延遲單元，所述復制延遲單元耦接在所述第一參考穿硅通孔和所述第二參考穿硅通孔之間，并且具有與所述供電單元相同的操作延遲量。

6.如權利要求2所述的半導體器件，其中，所述參考延遲信息發生單元包括：

可變延遲單元，所述可變延遲單元適用于：響應于表示可變延遲量的數字碼而通過將所述測試時鐘信號可變地延遲可變延遲量來產生第二延遲信號；

碼發生單元，所述碼發生單元適用于響應于比較信號而產生所述數字碼；以及

相位比較單元，所述相位比較單元適用于：比較第一延遲信號和所述第二延遲信號的相位，并且基于所述比較的結果來產生所述比較信號，

其中，所述第一延遲信號是被所述第一參考穿硅通孔和所述第二參考穿硅通孔延遲的所述測試時鐘信號。

7.如權利要求6所述的半導體器件，其中，所述碼發生單元調整所述數字碼的值直到所述第一延遲信號和所述第二延遲信號的相位相同，并且響應于所述比較信號而將調整的數字碼作為所述參考延遲信息輸出。

8.如權利要求1所述的半導體器件，其中，所述判定單元包括：

可變延遲單元，所述可變延遲單元適用于通過將所述初始測試信號延遲與所述參考延遲信息相對應的延遲量來產生所述第一測試信號；以及

邏輯電平比較單元，所述邏輯電平比較單元適用于：基于所述第一測試信號的邏輯電平與所述多個第二測試信號中的每個第二測試信號的邏輯電平的比較的結果，來產生用于判定所述多個穿硅通孔中的每個穿硅通孔的異常的多個有效信號。

9.如權利要求8所述的半導體器件，其中，所述判定單元還包括有效信號輸出單元，所述有效信號輸出單元適用于：響應于監控時鐘信號而將并行產生的多個有效信號串行化，并且將串行化的信號輸出。

10.如權利要求9所述的半導體器件，其中，所述判定單元還包括附加延遲單元，所述附加延遲單元適用于：將從所述可變延遲單元中產生的所述第一測試信號額外地延遲預定的裕度量，并且將額外延遲的所述第一測試信號傳送至所述邏輯電平比較單元。