[發明專利]用于靜電防護的半導體結構

在審

• 申請號: 201410022415.9
• 申請日: 2014-01-17
• 公開（公告）號: CN104733442A
• 公開（公告）日: 2015-06-24
• 發明（設計）人: 柯鈞鐘;吳志倫;林碩彥
• 申請（專利權）人: 臺灣類比科技股份有限公司
• 主分類號: H01L23/60
• 分類號: H01L23/60
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙) 44280
• 代理人: 何青瓦

1.一種用于靜電防護的半導體結構，其特征在于，所述半導體結構設置在一個集成電路上，所述集成電路包含一個封環(seal?ring)設置在所述集成電路的外圍，一個金屬環設置在所述封環的內側，以及一個電源總線設置在所述金屬環的一側，所述半導體結構包含：

一個第一P型電極區，形成在一個P型井上相對應于所述封環的位置，且耦接至所述封環；

一個第二P型電極區，形成在所述P型井上相對應于所述金屬環的位置，且耦接至所述金屬環；以及

一個第一N型電極區，形成在相對應于所述電源總線的位置，且耦接至所述電源總線；

其中，所述封環及所述金屬環耦接至一個接地端，所述電源總線耦接至一個電壓源。

2.根據權利要求1所述的半導體結構，其特征在于，所述第一P型電極區、所述第二P型電極區及所述第一N型電極區之間被多個絕緣區所隔開。

3.根據權利要求2所述的半導體結構，其特征在于，所述多個絕緣區為場效氧化(Field?Oxide,FOX)區。

4.根據權利要求1所述的半導體結構，其特征在于，所述第一N型電極區部分形成在所述P型井及一個N型井上。

5.根據權利要求1所述的半導體結構，其特征在于，所述第一N型電極區形成在所述P型井上。

6.根據權利要求5所述的半導體結構，其特征在于，所述集成電路另包含一個N型井耦接至所述電壓源。

7.根據權利要求5所述的半導體結構，其特征在于，所述P型井形成在一個P型基底上，所述集成電路另包含一個N型埋入層設置在所述P型井及所述P型基底之間。

8.根據權利要求1所述的半導體結構，其特征在于，所述電源總線設置在所述封環及所述金屬環之間。

9.根據權利要求8所述的半導體結構，其特征在于，所述第一N型電極區向外延伸形成一個N型摻雜區，且所述N型摻雜區的摻雜濃度較第一N型電極區的摻雜濃度低。

10.根據權利要求1所述的半導體結構，其特征在于，所述半導體結構另包含：

一個第二N型電極區，形成在所述P型井上相對應于所述封環的位置，且耦接至所述封環；以及

一個第三N型電極區，形成在所述P型井上相對應于所述金屬環的位置，且耦接至所述金屬環。

11.根據權利要求10所述的半導體結構，其特征在于，所述第二N型電極區較所述第一P型電極區接近所述第一N型電極區，且所述第三N型電極區較所述第二P型電極區接近所述第一N型電極區。

12.根據權利要求1所述的半導體結構，其特征在于，所述集成電路另包含多個耦接單元，用于耦接所述封環及所述金屬環。

13.根據權利要求1所述的半導體結構，其特征在于，所述封環、所述金屬環及所述電源總線設置在同一層。

14.一種用于靜電防護的半導體結構，其特征在于，所述半導體結構設置在一個集成電路上，所述集成電路包含一個封環(seal?ring)設置在所述集成電路的外圍，一個金屬環設置在所述封環的內側，以及一個電源總線設置在所述金屬環的一側，所述半導體結構包含：

一個第一N型電極區，形成在一個N型井上相對應于所述封環的位置，且耦接至所述封環；

一個第二N型電極區，形成在所述N型井上相對應于所述電源總線的位置，且耦接至所述電源總線；以及

一個第一P型電極區，形成在相對應于所述金屬環的位置，且耦接至所述金屬環；

其中，所述封環及所述電源總線耦接至一個電壓源，所述金屬環耦接至一個接地端。

15.根據權利要求14所述的半導體結構，其特征在于，所述第一N型電極區、所述第二N型電極區及所述第一P型電極區之間被多個絕緣區所隔開。

16.根據權利要求15所述的半導體結構，其特征在于，所述多個絕緣區為場效氧化(Field?Oxide,FOX)區。

17.根據權利要求14所述的半導體結構，其特征在于，所述半導體結構另包含一個P型井，所述第一P型電極區部分形成在所述P型井上。

18.根據權利要求14所述的半導體結構，其特征在于，所述金屬環設置在所述封環及所述電源總線之間。

19.根據權利要求18所述的半導體結構，其特征在于，所述集成電路另包含一個金屬層，設置在所述封環、所述金屬環及所述電源總線上方，用于耦接所述封環及所述電源總線。