[發明專利]具有記憶功能背景抑制結構的讀出集成電路有效
| 申請號: | 201410020965.7 | 申請日: | 2014-01-17 |
| 公開(公告)號: | CN103852174A | 公開(公告)日: | 2014-06-11 |
| 發明(設計)人: | 郝立超;丁瑞軍;黃愛波;陳洪雷;張君玲 | 申請(專利權)人: | 中國科學院上海技術物理研究所 |
| 主分類號: | G01J5/24 | 分類號: | G01J5/24 |
| 代理公司: | 上海新天專利代理有限公司 31213 | 代理人: | 郭英 |
| 地址: | 200083 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 具有 記憶 功能 背景 抑制 結構 讀出 集成電路 | ||
技術領域
本發明涉及紅外焦平面讀出集成電路,具體指一種具有記憶功能背景抑制結構的讀出集成電路(Readout?Integrated?Circuit-ROIC),它用于甚長波紅外焦平面陣列(Infrared?Focus?Plane?Array-IRFPA)中,可以將探測器各像元背景電流進行精確復制記憶,并從光電流中減除,只對有效光信號電流進行積分放大、采樣保持和信號輸出。
背景技術
甚長波紅外焦平面是先進紅外系統中的核心器件。紅外焦平面陣列一般由兩部分組成:紅外探測器陣列和讀出電路陣列。焦平面上的紅外探測器在接收到入射的紅外輻射后,在紅外輻射的入射位置上產生一個與入射紅外輻射性能有關的局部電荷,傳輸給對應的讀出電路單元。讀出電路將對這些電信號進行積分放大、采樣保持,再通過輸出緩沖和多路傳輸系統,最終送達監視系統形成圖像。
由于甚長波紅外探測器禁帶寬度比較窄,在生長過程中非常容易受到材料、生長工藝、實驗室環境等多種因素影響。受現有工藝條件限制,現階段甚長波探測器其自身等效電阻比較小,一般小于10KΩ;因此,讀出電路輸入級的輸入電阻必須非常小。同時,為了防止產生過大的漏電流,探測器必須工作在精確的“零偏”狀態下。另外,甚長波探測器暗電流比較大,且工作在高背景條件下,使得讀出電路積分電容非常容易飽和,很難獲得理想的信噪比(SNR)。甚長波探測器自身性能的缺陷,在很大程度上限制了甚長波紅外焦平面的性能,且對讀出電路設計提出了很高的要求。
由于使用了負反饋運放,一般采用BDI、CTIA、BGMI等結構作為甚長波紅外焦平面讀出電路的前置輸入級。常規情況下采用單級放大器或五管差動放大器,雖然其低溫工作性能良好,但由于增益較低,光電流注入效率非常低,探測器工作不穩定,噪聲較大,難以滿足實際需求。另外,現有的背景抑制電路一種是使用簡單的電壓—電流轉換法,其精度低,并且其均至于BDI前置輸入級的注入管之后,受MOS管溝道長度調制效應的影響,生成的背景電流不穩定;另一種具有記憶功能的背景抑制電路由于其結構復雜,占用面積大,很難在單元內實現。同時,讀出電路單元面積有限,且必須使用較大的積分電容和采樣電容,二者很難進行折衷。
發明內容
本發明的目的是提供一種具有記憶功能背景抑制結構的讀出集成電路。該電路適用于甚長波紅外焦平面陣列,其將探測器各個像元對應的背景電流自動平均、復制、記憶,采用2×2共享SBDI前置輸入級模塊作為輸入級,解決現有背景抑制精度低,無法對各像元單獨完成復制記憶,信號采集難度大,采集信號信噪比較低的問題。
本發明的目的是通過下述技術途徑實現:
本發明公開了一種具有記憶功能背景抑制結構的讀出集成電路,采用HHNEC0.35um1P4M標準CMOS工藝,在EDA(Electronic?Design?Automatic電子設計自動化)設計平臺中搭建電路,主要實現對探測器信號的背景抑制、放大積分、采樣保持和輸出。該電路包括以下功能模塊:背景抑制電路模塊、SBDI前置輸入級模塊、采樣保持電路模塊、電流鏡像電路模塊、單位增益輸出級電路模塊和時序控制電路模塊,其中:
(1)SBDI前置輸入級模塊采用共享緩沖直接注入電路結構(Shared?Buffered?Direct?Injection-SBDI),如圖2所示,其中負反饋運算采用共享套筒式結構,如圖3所示,它由Mg0~Mg7八個共享MOS管和Mg8~Mg19十二個各像元單獨使用的MOS管構成SBDI輸入級模塊的負反饋運放;該運放開環增益A大于80dB,此時光電流的注入效率達到99%;所述的共享緩沖直接注入電路中的積分電容采用NW電容;同時,設計運算放大器使其公共端輸入符合探測器偏壓的設定。該電路模塊負責將探測器光電流信號讀出,用以完成后續對背景電流的復制記憶和有效光信號的積分采樣;并使探測器維持在精確的小反偏狀態。
(2)采樣保持電路模塊直接由傳輸門進行控制,如圖4所示,將積分信號由積分電容轉移至采樣電容。其工作原理如下:將積分電容C1、C2復位至高電平后開始積分;同時,在SEL閉合之前將采樣電容C3復位至低電平0V。積分完成后,閉合SEL開關,將C1、C2上的積分電荷轉移到采樣電容C3上去,其采樣電壓值為:
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國科學院上海技術物理研究所,未經中國科學院上海技術物理研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410020965.7/2.html,轉載請聲明來源鉆瓜專利網。





