[發明專利]一種防止電源倒灌的系統及其方法

有效

• 申請號: 201410019530.0
• 申請日: 2014-01-16
• 公開（公告）號: CN103746684B
• 公開（公告）日: 2020-10-23
• 發明（設計）人: 陳滿
• 申請（專利權）人: 上海斐訊數據通信技術有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175;G06F13/40
• 代理公司: 浙江千克知識產權代理有限公司 33246
• 代理人: 周希良

本發明公開了一種防止電源倒灌的方法，包含以下步驟：延遲上電控制模塊控制電源模塊對邏輯模塊和功能模塊完成上電；邏輯模塊將第一總線及第二總線的電壓拉低；邏輯模塊向處理器模塊發送是否上電完成的詢問信息；延遲上電控制模塊控制電源模塊對處理器模塊完成上電；邏輯模塊接收到延遲上電控制模塊對處理器模塊上電完成的信息；邏輯模塊將第一總線及第二總線拉低的電壓釋放。本發明還公開了一種防止電源倒灌的系統。本發明通過邏輯控制來防止電源倒灌，不降低信號驅動能力，信號質量好，布板方便，成本低廉。

技術領域

本發明涉及芯片上電技術領域，具體涉及一種在對芯片控制上電順序或延遲上電時防止電源倒灌的系統及其方法。

背景技術

隨著PCB板的集成度越來越高，所使用的芯片也越來越多，要實現的功能也越來越強大，同時對使用要求也越來越高，為降低功耗或滿足芯片對上電順序的要求，通常會使用控制上電順序或延遲上電的方法來實現不同層次的供電方案。但控制上電順序或延遲上電都會導致電源倒灌現象的出現，勢必影響芯片正常運行甚至損壞芯片。在PCB板上電過程中，會出現芯片有些引腳被先上電的電源(如3.3V)拉高，但其它種類電源(如1.5V，1.0V)還沒有啟動，芯片還無法正常啟動，導致被3.3V拉高的引腳出現電源倒灌進芯片的現象，使芯片出現異常甚至損壞的現象出現。因此，在這些電路有必要進行防倒灌措施，保護電路正常運行和防止芯片損壞。

現有技術中防止電源倒灌方法有：串聯整流二極管或者三極管。

在電路中串入一個整流二極管，利用二極管正常狀態下單向導通，不能反射導通的特性，防止電流倒灌的現象產生。電路中串入整流二極管，這樣不僅在成本上有所增加，而且增加了布板的壓力，二極管導通有一個壓降，會導致驅動電流的減小，導致信號驅動能力不足，有損信號質量。

專利公開號為CN103297032A的方案中，介紹了一種三極管和二極管相結合的方法來組成防倒灌電路，包括二極管，三極管、電阻R1、電阻R2；方案如下：二極管的負極與系統硬件接口連接，二極管的正極與三極管的發射極E相連，三極管的基極B與芯片引腳連接，三極管的集電極C接地，用電阻R1與電阻R2并聯且均與二極管D1的正極相連接，電阻R2還與芯片輸出引腳相連，可以解決在同一接口上復用多路信號時，出現的電源倒灌進入系統芯片，避免芯片的異常和損壞。在電路中增加三極管和二極管，這樣不僅在成本上有所增加，而且增加了布板的壓力，二極管導通有一個壓降，會導致驅動電流的減小，導致信號驅動能力不足，有損信號質量。

發明內容

本發明的目的在于提供一種防止電源倒灌的系統及其方法，通過邏輯控制來防止電源倒灌，不降低信號驅動能力，信號質量好，布板方便，成本低廉。

為了達到上述目的，本發明通過以下技術方案實現：一種防止電源倒灌的系統，其特點是，包含：

延遲上電控制模塊，用于控制各模塊上電順序；

邏輯模塊，用于產生邏輯電平，發送是否上電完成的詢問信息；

電源模塊，用于對各模塊進行上電。

所述的處理器模塊分別與延遲上電控制模塊及邏輯模塊連接；

所述的延遲上電控制模塊與電源模塊連接；

所述的邏輯模塊與電源模塊連接；

所述的電源模塊與功能模塊連接；

所述的處理器模塊與功能模塊通過第一總線及第二總線連接；

所述的第一總線及第二總線分別與邏輯模塊連接。

所述的第一總線為集成電路總線；

所述的第二總線為串行管理接口總線。

所述的功能模塊包含電源監控芯片、電壓監控芯片及物理層芯片；