[發(fā)明專利]一種防止電源倒灌的系統(tǒng)及其方法

有效

• 申請?zhí)枺?/td>: 201410019530.0
• 申請日: 2014-01-16
• 公開（公告）號: CN103746684B
• 公開（公告）日: 2020-10-23
• 發(fā)明（設計）人: 陳滿
• 申請（專利權）人: 上海斐訊數(shù)據(jù)通信技術有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175;G06F13/40
• 代理公司: 浙江千克知識產(chǎn)權代理有限公司 33246
• 代理人: 周希良

1.一種防止電源倒灌的系統(tǒng)，其特征在于，包含：

處理器模塊(1)；用于整板的控制以及數(shù)據(jù)處理；

延遲上電控制模塊(2)，用于控制各模塊上電順序；

邏輯模塊(3)，用于產(chǎn)生邏輯電平，發(fā)送是否上電完成的詢問信息；

電源模塊(4)，用于對各模塊進行上電；

功能模塊(5)，一些為特定功能而設計的模塊，包括電壓監(jiān)控、電源監(jiān)控；

延遲上電控制模塊(2)控制電源模塊(4)對處理器模塊(1)延遲上電，邏輯模塊(3)將第一總線(6)及第二總線(7)的電壓拉低；

延遲上電控制模塊(2)控制電源模塊(4)對處理器模塊(1)完成上電，邏輯模塊(3)將第一總線(6)及第二總線(7)拉低的電壓釋放。

2.如權利要求1所述的防止電源倒灌的系統(tǒng)，其特征在于，所述的處理器模塊(1)分別與延遲上電控制模塊(2)及邏輯模塊(3)連接；

所述的延遲上電控制模塊(2)與電源模塊(4)連接；

所述的邏輯模塊(3)與電源模塊(4)連接；

所述的電源模塊(4)與功能模塊(5)連接；

所述的處理器模塊(1)與功能模塊(5)通過第一總線(6)及第二總線(7)連接；

所述的第一總線(6)及第二總線(7)分別與邏輯模塊(3)連接。

3.如權利要求2所述的防止電源倒灌的系統(tǒng)，其特征在于，所述的第一總線(6)為集成電路總線；

所述的第二總線(7)為串行管理接口總線。

4.如權利要求3所述的防止電源倒灌的系統(tǒng)，其特征在于，所述的功能模塊(5)包含電源監(jiān)控芯片(51)、電壓監(jiān)控芯片(52)及物理層芯片(53)；

所述的電源監(jiān)控芯片(51)、電壓監(jiān)控芯片(52)及物理層芯片(53)分別與電源模塊(4)連接；

所述的電源監(jiān)控芯片(51)、電壓監(jiān)控芯片(52)與第一總線(6)連接；

所述的物理層芯片(53)與第二總線(7)連接。

5.一種用于防止電源倒灌的方法，基于權利要求1-4任一項所述的防止電源倒灌的系統(tǒng)，其特征在于，

所述的延遲上電控制模塊(2)對處理器模塊(1)延遲上電時間為2秒。

6.如權利要求5所述的防止電源倒灌的方法，其特征在于，所述的延遲上電控制模塊(2)控制電源模塊(4)對處理器模塊(1)延遲上電，邏輯模塊(3)將第一總線(6)及第二總線(7)的電壓拉低之前包含延遲上電控制模塊(2)控制電源模塊(4)對邏輯模塊(3)和功能模塊(5)完成上電。

7.如權利要求5所述的防止電源倒灌的方法，其特征在于，所述的延遲上電控制模塊(2)控制電源模塊(4)對處理器模塊(1)完成上電，邏輯模塊(3)將第一總線(6)及第二總線(7)拉低的電壓釋放之前還包含邏輯模塊(3)向處理器模塊(1)發(fā)送是否上電完成的詢問信息并接收到延遲上電控制模塊(2)對處理器模塊(1)上電完成的信息。

8.如權利要求7所述的防止電源倒灌的方法，其特征在于，所述的邏輯模塊(3)未接收到延遲上電控制模塊(2)對處理器模塊(1)上電完成的信息，則邏輯模塊(3)循環(huán)不間斷向處理器模塊(1)發(fā)送是否上電完成的詢問信息。