[發明專利]一種噪聲抑制能力增強的ΣΔ調制器結構

有效

• 申請號: 201410012909.9
• 申請日: 2014-01-13
• 公開（公告）號: CN103762990B
• 公開（公告）日: 2017-01-25
• 發明（設計）人: 吳建輝;王海冬;黃成;李紅;田茜
• 申請（專利權）人: 東南大學
• 主分類號: H03M3/00
• 分類號: H03M3/00
• 代理公司: 南京瑞弘專利商標事務所(普通合伙)32249
• 代理人: 楊曉玲

1.一種噪聲抑制能力增強的ΣΔ調制器結構，其特征在于:包括積分器、量化器、反饋DAC以及噪聲反饋環路;模擬輸入信號X(z)與反饋DAC輸出Z(z)在所述積分器之前相減的差值A(z)輸入積分器;所述量化器輸出Y(z)作為反饋DAC輸入;所述積分器輸出B(z)與噪聲反饋環路輸出C(z)相加的和值D(z)作為所述量化器輸入;所述噪聲反饋環路輸入F(z)是所述量化器輸出Y(z)與量化器輸入D(z)的差值;所述量化器輸出Y(z)即為整個調制器輸出;所述噪聲反饋環路的z域傳遞函數為G(z)=z^-1(z^-1-2)。

2.根據權利要求1所述的一種噪聲抑制能力增強的ΣΔ調制器結構，其特征在于:所述噪聲反饋環路包括第一延遲單元、第二延遲單元以及增益放大電路;所述噪聲反饋環路將量化器輸出Y(z)與量化器輸入D(z)相減，得到的F(z)經過第一延遲單元延遲一個周期后分兩路輸出，所得的第一路輸出經過第二延遲單元延遲一個周期，第一延遲單元的第二路輸出經過增益放大電路放大，所述第二延遲單元的輸出與增益放大電路的輸出相減后得到差值C(z)，所述差值C(z)與所述積分器輸出B(z)相加后作為所述量化器輸入。

3.一種基于MASH結構的噪聲抑制能力增強型ΣΔ調制器結構，其特征在于:包括級聯的n個調制器，每級調制器由積分器和量化器連接的前向通道以及反饋DAC構成，前一級調制器中量化器輸出與量化器輸入的差值作為下一級調制器的輸入;所述最后一級調制器還包括噪聲反饋環路，所述最后一級調制器中量化器輸出與量化器輸入的差值作為所述噪聲反饋環路輸入，所述噪聲反饋環路輸出與最后一級調制器中積分器輸出的和值作為所述最后一級調制器中量化器輸入;所述噪聲反饋環路的z域傳遞函數為G(z)=z^-1(z^-1-2)。

4.根據權利要求3所述的一種基于MASH結構的噪聲抑制能力增強型ΣΔ調制器結構，其特征在于:所述噪聲反饋環路包括第一延遲單元、第二延遲單元以及增益放大電路;所述噪聲反饋環路將最后一級調制器中量化器輸出與量化器輸入相減，得到的差值經過第一延遲單元延遲一個周期后分兩路輸出，所得的第一路輸出經過第二延遲單元延遲一個周期，第一延遲單元的第二路輸出經過增益放大電路放大，所述第二延遲單元的輸出與增益放大電路的輸出相減后得到差值，所述差值與所述最后一級調制器中積分器輸出相加后作為所述最后一級調制器中量化器輸入。