[發(fā)明專利]一種噪聲抑制能力增強(qiáng)的ΣΔ調(diào)制器結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201410012909.9
• 申請(qǐng)日: 2014-01-13
• 公開（公告）號(hào): CN103762990B
• 公開（公告）日: 2017-01-25
• 發(fā)明（設(shè)計(jì)）人: 吳建輝;王海冬;黃成;李紅;田茜
• 申請(qǐng)（專利權(quán)）人: 東南大學(xué)
• 主分類號(hào): H03M3/00
• 分類號(hào): H03M3/00
• 代理公司: 南京瑞弘專利商標(biāo)事務(wù)所(普通合伙)32249
• 代理人: 楊曉玲

技術(shù)領(lǐng)域

本發(fā)明屬于集成電路技術(shù)領(lǐng)域，特別涉及一種噪聲抑制能力增強(qiáng)的ΣΔ調(diào)制器結(jié)構(gòu)。

背景技術(shù)

作為模擬與數(shù)字集成電路的關(guān)鍵接口，高性能模數(shù)轉(zhuǎn)換器對(duì)整個(gè)混合信號(hào)系統(tǒng)的性能至關(guān)重要。目前有多種類型的模數(shù)轉(zhuǎn)換器，例如并行比較模數(shù)轉(zhuǎn)換器、逐次逼近型模數(shù)轉(zhuǎn)換器、積分型模數(shù)轉(zhuǎn)換器、流水線行模數(shù)轉(zhuǎn)換器、ΣΔ模數(shù)轉(zhuǎn)換器，其中后兩種模數(shù)轉(zhuǎn)換器是后發(fā)展起來的。這些模數(shù)轉(zhuǎn)換器各有各的特點(diǎn)，并行比較模數(shù)轉(zhuǎn)換器是模數(shù)轉(zhuǎn)換器中轉(zhuǎn)換速度最快的一種，但它的分辨率不高、功耗大、成本高;逐次逼近型模數(shù)轉(zhuǎn)換器速度也很快同時(shí)功耗很低，但是它的分辨率不高，一般在12位一下;積分型模數(shù)轉(zhuǎn)換器可以達(dá)到很高的分辨率，比如22位，但是轉(zhuǎn)換速度很低。在高保真的音頻模數(shù)混合電路等音頻應(yīng)用中，模數(shù)轉(zhuǎn)換器一般要求分辨率在16位以上，ΣΔ模數(shù)轉(zhuǎn)換器成為最佳選擇。

ΣΔ模數(shù)轉(zhuǎn)換器主要是通過過采樣和噪聲整形將大部分的量化噪聲功率搬移到高頻部分，再利用數(shù)字濾波器將量化噪聲濾除，從而實(shí)現(xiàn)高精度。ΣΔ模數(shù)轉(zhuǎn)換器的精度主要由過采樣倍數(shù)和噪聲整形的階數(shù)來決定。過采樣倍數(shù)越高，量化噪聲的噪聲譜密度越低，噪聲整形的階數(shù)越高，信號(hào)帶內(nèi)的噪聲被抑制的越多，從而提高輸出的信噪比。

提高ΣΔ模數(shù)轉(zhuǎn)換器的性能可以通過提高過采樣率和提高噪聲整形的階數(shù)來實(shí)現(xiàn)。過采樣率越高，對(duì)積分器中運(yùn)放的帶寬要求越高，從而導(dǎo)致更大的功耗和面積。傳統(tǒng)結(jié)構(gòu)每增加一階噪聲整形階數(shù)就會(huì)相應(yīng)增加一個(gè)積分器，也就相應(yīng)增大了芯片面積和功耗。所以，能在不增加積分器個(gè)數(shù)的情況下，提高噪聲整形階數(shù)，具有很大的意義。

發(fā)明內(nèi)容

發(fā)明目的:針對(duì)上述現(xiàn)有技術(shù)，提出一種噪聲抑制能力增強(qiáng)的ΣΔ調(diào)制器結(jié)構(gòu)，能夠在不增加積分器個(gè)數(shù)情況下，將噪聲整形能力提高二階，且芯片面積和功耗不明顯增加。

技術(shù)方案:一種噪聲抑制能力增強(qiáng)的ΣΔ調(diào)制器結(jié)構(gòu)，包括積分器、量化器、反饋DAC以及噪聲反饋環(huán)路;模擬輸入信號(hào)X(z)與反饋DAC輸出Z(z)在所述積分器之前相減的差值A(chǔ)(z)輸入積分器;所述量化器輸出Y(z)作為反饋DAC輸入;所述積分器輸出B(z)與噪聲反饋環(huán)路輸出C(z)相加的和值D(z)作為所述量化器輸入;所述噪聲反饋環(huán)路輸入F(z)是所述量化器輸出Y(z)與量化器輸入D(z)的差值;所述量化器輸出Y(z)即為整個(gè)調(diào)制器輸出;所述噪聲反饋環(huán)路的z域傳遞函數(shù)為G(z)＝z^-1(z^-1-2)。

作為本發(fā)明的優(yōu)選方案，所述噪聲反饋環(huán)路包括第一延遲單元、第二延遲單元以及增益放大電路;所述噪聲反饋環(huán)路將量化器輸出Y(z)與量化器輸入D(z)相減，得到的F(z)經(jīng)過第一延遲單元延遲一個(gè)周期后分兩路輸出，所得的第一路輸出經(jīng)過第二延遲單元延遲一個(gè)周期，第一延遲單元的第二路輸出經(jīng)過增益放大電路放大，所述第二延遲單元的輸出與增益放大電路的輸出相減后得到差值C(z)，所述差值C(z)與所述積分器輸出B(z)相加后作為所述量化器輸入。

一種基于MASH結(jié)構(gòu)的噪聲抑制能力增強(qiáng)型ΣΔ調(diào)制器結(jié)構(gòu)，包括級(jí)聯(lián)的n個(gè)調(diào)制器，每級(jí)調(diào)制器由積分器和量化器連接的前向通道以及反饋DAC構(gòu)成，前一級(jí)調(diào)制器中量化器輸出與量化器輸入的差值作為下一級(jí)調(diào)制器的輸入;所述最后一級(jí)調(diào)制器還包括噪聲反饋環(huán)路，所述最后一級(jí)調(diào)制器中量化器輸出與量化器輸入的差值作為所述噪聲反饋環(huán)路輸入，所述噪聲反饋環(huán)路輸出與最后一級(jí)調(diào)制器中積分器輸出的和值作為所述最后一級(jí)調(diào)制器中量化器輸入;所述噪聲反饋環(huán)路的z域傳遞函數(shù)為G(z)=z^-1(z^-1-2)。

作為本發(fā)明的優(yōu)選方案，所述噪聲反饋環(huán)路包括第一延遲單元、第二延遲單元以及增益放大電路;所述噪聲反饋環(huán)路將最后一級(jí)調(diào)制器中量化器輸出與量化器輸入相減，得到的差值經(jīng)過第一延遲單元延遲一個(gè)周期后分兩路輸出，所得的第一路輸出經(jīng)過第二延遲單元延遲一個(gè)周期，第一延遲單元的第二路輸出經(jīng)過增益放大電路放大，所述第二延遲單元的輸出與增益放大電路的輸出相減后得到差值，所述差值與所述最后一級(jí)調(diào)制器中積分器輸出相加后作為所述最后一級(jí)調(diào)制器中量化器輸入。

有益效果:傳統(tǒng)ΣΔ調(diào)制器所能實(shí)現(xiàn)的量化噪聲抑制的階數(shù)，與調(diào)制器所使用的積分器個(gè)數(shù)一致。本發(fā)明所提出的噪聲抑制能力增強(qiáng)的ΣΔ調(diào)制器結(jié)構(gòu)，在傳統(tǒng)調(diào)制器基礎(chǔ)上，引入了噪聲反饋環(huán)路，應(yīng)用于單環(huán)結(jié)構(gòu)調(diào)制器和MASH結(jié)構(gòu)調(diào)制器時(shí)，在相同積分器個(gè)數(shù)的情況下，均能實(shí)現(xiàn)比調(diào)制器中積分器個(gè)數(shù)高二階的量化噪聲整形能力，在實(shí)現(xiàn)整個(gè)模數(shù)轉(zhuǎn)換器相同性能的情況下，降低了整體功耗，減小了芯片面積，大大提高了經(jīng)濟(jì)效益。