[發明專利]具可編程可抹除的單一多晶硅層非揮發性存儲器

在審

• 申請號: 201410012754.9
• 申請日: 2014-01-10
• 公開（公告）號: CN104157652A
• 公開（公告）日: 2014-11-19
• 發明（設計）人: 陳緯仁;徐徳訓;李文豪
• 申請（專利權）人: 力旺電子股份有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L29/49;H01L29/423
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

技術領域

本發明是有關于一種非揮發性存儲器(nonvolatile?memory)，且特別是有關于一種具可編程可抹除的單一多晶硅層非揮發性存儲器。?

背景技術

請參照圖1，其所繪示為現有具可編程的雙多晶硅層非揮發性存儲器(programmable?dual-poly?nonvolatile?memory)示意圖。此具可編程的雙多晶硅層的非揮發性存儲器又稱為浮動柵極晶體管(floating-gate?transistor)。此非揮發性存儲器包括堆迭且不相接觸的二個柵極，上方為控制柵極(control?gate)12連接至控制線(C)、下方為浮動柵極(floating?gate)14。而在p型基板(P-substrate)中包括一n型源極摻雜區域(n?type?source?doped?region)連接至源極線(S)以及一n型漏極摻雜區域(n?type?drain?doped?region)連接至漏極線(D)。?

舉例來說，于編程狀態(programmed?state)時，漏極線(D)提供一高電壓(例如+16V)、源極線(S)提供一接地電壓(Ground)、控制線(C)提供一控制電壓(例如+25V)。因此，當電子由源極線(S)經過n溝道(n-channel)至漏極線(D)的過程，熱載流子(hot?carrier)，例如熱電子(hot?electron)，會被控制柵極12上的控制電壓所吸引并且注入(inject)浮動柵極14中。此時，浮動柵極14累積許多載流子(carrier)，因此可視為第一存儲狀態(例如“0”)。?

于未編程狀態(not-programmed?state)時，浮動柵極14中沒有任何載流子(carrier)，因此可視為第二存儲狀態(例如“1”)。?

換句話說，于第一存儲狀態以及第二存儲狀態將造成浮動柵極晶體管的漏極電流(id)與柵極源電壓(Vgs)的特性(id-Vgs?characteristic)變化。因此，根據漏極電流(id)與柵極源電壓(Vgs)的特性(id-Vgs?characteristic)變化即可得知浮動柵極晶體管的存儲狀態。?

然而，雙多晶硅層的非揮發性存儲器由于需要分開制作浮動柵極14以及控制柵極12，因此需要較多的制作步驟才可完成，并且不相容于標準CMOS晶體管的制作工藝。?

美國專利US6678190揭露一種具可編程的單一多晶硅層非揮發性存儲器。請參照圖2A，其所繪示為現有具可編程的單一多晶硅層非揮發性存儲器示意圖；圖2B所繪示為現有具可編程的單一多晶硅層非揮發性存儲器的上視圖；圖2C所繪示為現有具可編程的單一多晶硅層非揮發性存儲器的電路圖。?

如圖2A至圖2C所示，現有具可編程的單一多晶硅層非揮發性存儲器包括二個串接(serially?connected)的PMOS晶體管。第一PMOS晶體管作為選擇晶體管(select?transistor)，其選擇柵極(select?gate)24連接至一選擇柵極電壓(select?gate?voltage，VSG)，第一p型源/漏區域(p?type?source/drain?region)21連接至源極線電壓(source?line?voltage，VSL)。再者，第二p型源/漏區域22可視為第一PMOS晶體管的p型漏極區域(p?type?drain?region)與第二PMOS晶體管的p型源極區域相互連接。第二PMOS晶體管上方包括一浮動柵極26，其第三p型源/漏區域23連接至位線電壓(bit?line?voltage，VBL)。再者，該二PMOS晶體管制作于一N型阱區(N-well，NW)其連接至一N型阱區電壓(N-well?voltage，VNW)。其中，第二PMOS晶體管作為浮動柵極晶體管。?

再者，經由適當地控制選擇柵極電壓(VSG)、源極線電壓(VSL)、位線電壓(VBL)、以及N型阱區電壓(VNW)即可以使現有具可編程的單一多晶硅層非揮發性存儲器進入編程狀態、或者讀取狀態。?

由于現有具可編程的單一多晶硅層非揮發性存儲器中，2個PMOS晶體管各僅有一個柵極24、26，因此可完全相容于傳統標準CMOS晶體管的制作工藝。?