[發明專利]一種提高芯片邏輯時序的串行數據幀匹配方法

在審

• 申請號: 201410011293.3
• 申請日: 2014-01-10
• 公開（公告）號: CN103744827A
• 公開（公告）日: 2014-04-23
• 發明（設計）人: 王恩東;胡雷鈞;李仁剛
• 申請（專利權）人: 浪潮電子信息產業股份有限公司
• 主分類號: G06F15/76
• 分類號: G06F15/76;G06F12/08
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種提高芯片邏輯時序的串行數據幀匹配方法，其特征在于，在串行數據處理模塊內部設置基準偏移移位器、標準數據幀比較器、多維度匹配分組結構和匹配組合定位控制器，首先將串行數據輸入基準偏移移位器，串行數據在基準偏移移位器中進行移位滑動，然后在標準數據幀比較器中與標準數據幀進行比較，之后輸出匹配結果，該匹配結果中包含一個命中信息；然后將該匹配結果在多維度匹配分組結構中進行多維度分組并進行邏輯處理，經過邏輯處理的匹配信息經過匹配組合定位控制器進行重新組合形成定位匹配數據的控制信號，能夠快速定位匹配數據，并緩存輸出。

2.根據權利要求1所述的一種提高芯片邏輯時序的串行數據幀匹配方法，其特征在于，所述的基準偏移移位器設計三組緩沖器，分別為緩沖器Buffer1、緩沖器Buffer2和緩沖器Buffer3，緩沖器的寬度與輸入數據位寬一致，并且移位控制時以緩沖器Buffer2為基準進行左右移位。

3.根據權利要求1所述的一種提高芯片邏輯時序的串行數據幀匹配方法，其特征在于，在數據發送端封裝標準數據幀，將移位后的數據在標準數據幀比較器與標準數據幀進行比較，根據基準偏移移位器數據左右移位的位數確定標準數據幀比較器數據匹配結果的位寬。

4.根據權利要求1所述的一種提高芯片邏輯時序的串行數據幀匹配方法，其特征在于，在多維度匹配分組結構采用連續位分組和跳躍位分組的方式，分別實現標準數據幀比較器數據匹配結果的橫向分組和縱向分組。

5.根據權利要求4所述的一種提高芯片邏輯時序的串行數據幀匹配方法，其特征在于，將橫向分組和縱向分組的匹配結果進行組合，用于控制匹配數據的精確定位，并緩存后輸出。