[發明專利]封裝堆疊結構及其制法

在審

• 申請號: 201410011287.8
• 申請日: 2014-01-10
• 公開（公告）號: CN104766838A
• 公開（公告）日: 2015-07-08
• 發明（設計）人: 童世豪;藍章益;王隆源;江政嘉;黃淑惠
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/488;H01L21/56
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本發明涉及一種封裝堆疊結構，尤指一種得提升產品可靠度的封裝堆疊結構及其制法。

背景技術

隨著半導體封裝技術的演進，半導體裝置(Semiconductor?device)已開發出不同的封裝型態，而為提升電性功能及節省封裝空間，遂堆加多個封裝結構以形成封裝堆疊結構(Package?on?Package，POP)，此種封裝方式能發揮系統封裝(SiP)異質整合特性，可將不同功用的電子元件，例如：記憶體、中央處理器、繪圖處理器、影像應用處理器等，藉由堆疊設計達到系統的整合，適合應用于輕薄型各種電子產品。

圖1為現有封裝堆疊結構1的剖面示意圖。如圖1所示，該封裝堆疊結構1包含第一封裝基板11及第二封裝基板12。該第一封裝基板11具有相對的第一及第二表面11a,11b，且于該第一表面11a上設有電性連接該第一封裝基板11的第一半導體元件10，而該第二表面11b上具有植球墊112以供結合焊球17。該第二封裝基板12具有相對的第三及第四表面12a,12b，且該第三表面12a設有多個電性接觸墊120，又該第三及第四表面12a,12b上具有防焊層123，并形成有多個開孔以外露該些電性接觸墊120。

于制作時，先將該第一半導體元件10以覆晶方式電性連接該第一封裝基板11，且藉由底膠16充填于該第一半導體元件10與第一封裝基板11之間，并于該第一封裝基板11的第一表面11a上形成多個焊錫柱13，再使該第二封裝基板12的第四表面12b藉由該焊錫柱13疊設且電性連接于該第一封裝基板11上。接著，形成封裝膠體14于該第一封裝基板11的第一表面11a與該第二封裝基板12的第四表面12b之間，以包覆該第一半導體元件10。之后，以覆晶方式設置多個第二半導體元件15于該第三表面12a上以電性連接該些電性接觸墊120，且藉由底膠16充填于該第二半導體元件15與第二封裝基板12之間。

然而，現有封裝堆疊結構1的制法中，由于第一封裝基板11與第二封裝基板12間以焊錫柱13作為支撐與電性連接的元件，而隨著電子產品的接點（即I/O）數量愈來愈多，在封裝件的尺寸大小不變的情況下，各該焊錫柱13間的間距需縮小，致使容易發生橋接（bridge）的現象，因而造成產品良率過低及可靠度不佳等問題。

因此，如何克服現有技術中的問題，實已成目前亟欲解決的課題。

發明內容

鑒于上述現有技術的缺失，本發明提供一種封裝堆疊結構及其制法，以避免橋接現象。

本發明的封裝堆疊結構，包括：第一封裝基板；至少一第一電子元件，其設于該第一封裝基板上且電性連接該第一封裝基板；多個第一支撐部，其設于該第一封裝基板上；封裝膠體，其設于該第一封裝基板上，以包覆該第一電子元件與該些第一支撐部，且該封裝膠體具有多個開孔，以令各該第一支撐部的部分表面對應外露于各該開孔；以及第二封裝基板，其設有多個第二支撐部，且藉由該第二支撐部結合該第一支撐部，使該第二封裝基板疊設于該第一封裝基板上，而該第二支撐部位于該開孔中。

本發明還提供一種封裝堆疊結構的制法，包括：提供一設有至少一第一電子元件與多個第一支撐部的第一封裝基板，且該第一電子元件電性連接該第一封裝基板；形成封裝膠體于該第一封裝基板上，以包覆該第一電子元件與該些第一支撐部；形成多個開孔于該封裝膠體上，以令各該第一支撐部的部分表面對應外露于各該開孔；以及一設有多個第二支撐部的第二封裝基板藉由該第二支撐部結合至該第一支撐部上，使該第二封裝基板疊設于該第一封裝基板上，且該第二支撐部位于該開孔中。

前述的封裝堆疊結構及其制法中，該第一支撐部電性連接該第二封裝基板，且該第一支撐部為金屬柱，其材質例如為銅或焊錫材料。

前述的封裝堆疊結構及其制法中，該第一支撐部的構成為銅塊外表覆蓋焊錫材料。例如，該銅塊為球體或柱體。

前述的封裝堆疊結構及其制法中，該第二支撐部電性連接該第二封裝基板，且該第二支撐部為金屬柱，其材質例如為銅或焊錫材料。

前述的封裝堆疊結構及其制法中，該封裝膠體接觸靠合該第二封裝基板；或者，該封裝膠體與該第二封裝基板之間具有間距。

另外，前述的封裝堆疊結構及其制法中，還包括設置至少一第二電子元件于該第二封裝基板上。