[發(fā)明專利]NPN晶體管及形成方法在審
| 申請?zhí)枺?/td> | 201410006924.2 | 申請日: | 2014-01-07 |
| 公開(公告)號: | CN103730357A | 公開(公告)日: | 2014-04-16 |
| 發(fā)明(設計)人: | 林益梅 | 申請(專利權)人: | 上海華虹宏力半導體制造有限公司 |
| 主分類號: | H01L21/331 | 分類號: | H01L21/331;H01L21/265;H01L29/73;H01L29/36 |
| 代理公司: | 北京集佳知識產(chǎn)權代理有限公司 11227 | 代理人: | 駱蘇華 |
| 地址: | 201203 上海市浦東*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | npn 晶體管 形成 方法 | ||
技術領域
本發(fā)明涉及半導體制造工藝,特別涉及一種NPN晶體管及形成方法。
背景技術
雙極晶體管是目前大規(guī)模集成電路的器件之一,雙極晶體管具有操作速度快、單位芯片面積的輸出電流大、導通電壓變動小等優(yōu)點,通常用于模擬電路的集成電路。
隨著半導體工藝的不斷發(fā)展,集成電路對器件性能的要求也越來越高,對雙極晶體管(例如NPN晶體管)的性能要求也相應的有了提高。
請參考圖1~圖4,為現(xiàn)有技術形成NPN晶體管的剖面結構示意圖。
請參考圖1,提供半導體襯底10,對所述半導體襯底10進行N型離子注入,形成N型摻雜區(qū)11,所述N型摻雜區(qū)11作為NPN晶體管的集電極;
請參考圖2,在所述半導體襯底10表面形成P型外延層12,所述P型外延層12的材料為鍺硅,所述P型外延層12作為NPN晶體管的基極;
請參考圖3,在所述P型外延層12表面形成具有開口14的氧化硅層13,所述開口14暴露出部分P型外延層12;
請參考圖4,在所述開口14內和氧化硅層13表面形成多晶硅層15,在所述多晶硅層15表面形成圖形化的光刻膠層(未圖示),以所述圖形化的光刻膠層為掩膜,對所述多晶硅層15和氧化硅層13進行刻蝕,剩余的多晶硅層15作為NPN晶體管的發(fā)射極。
更多關于NPN晶體管的形成工藝請參考公開號為CN102544079A的中國專利文獻。
但利用現(xiàn)有技術形成的NPN晶體管的β值較小。
發(fā)明內容
本發(fā)明解決的問題是提供一種NPN晶體管及形成方法,所形成的NPN晶體管的β值較大。
為解決上述問題,本發(fā)明提供一種NPN晶體管的形成方法,包括:提供半導體襯底,在所述半導體襯底內形成N型離子摻雜區(qū),所述N型離子摻雜區(qū)作為所述NPN晶體管的集電極;在所述半導體襯底和N型離子摻雜區(qū)表面形成P型電極層,所述P型電極層作為所述NPN晶體管的基極;在所述P型電極層表面形成具有開口的絕緣層,所述開口暴露出部分P型電極層表面,在所述開口的側壁形成側墻;在所述開口暴露出的P型電極層表面形成界面氧化層;在所述開口內壁和絕緣層表面形成N型電極層,所述N型電極層作為所述NPN晶體管的發(fā)射極。
可選的,所述界面氧化層的厚度范圍為小于或等于100埃。
可選的,形成所述界面氧化層的具體工藝為原子層沉積工藝、化學氣相沉積工藝、熱氧化工藝或等離子水清洗工藝。
可選的,所述等離子水清洗工藝包括:先利用含氫氟酸的清洗溶液對所述開口暴露出的P型電極層表面進行清洗;再利用去離子水對所述開口暴露出的P型電極層表面進行刷洗,使得所述開口暴露出的P型電極層表面形成界面氧化層。
可選的,所述利用去離子水進行刷洗的時間范圍為5秒~60秒。
可選的,所述含氫氟酸的清洗溶液為HF、NH4OH和H2O2的混合溶液。
本發(fā)明還提供了一種NPN晶體管,包括:半導體襯底,位于所述半導體襯底內的N型離子摻雜區(qū),所述N型離子摻雜區(qū)作為所述NPN晶體管的集電極;位于所述半導體襯底和N型離子摻雜區(qū)表面的P型電極層,所述P型電極層作為所述NPN晶體管的基極;位于所述P型電極層表面且具有開口的絕緣層,所述開口暴露出部分P型電極層,且所述開口的側壁具有側墻;位于所述開口暴露出的P型電極層表面的界面氧化層;位于所述開口內壁和絕緣層表面的N型電極層,所述N型電極層作為所述NPN晶體管的發(fā)射極。
可選的,所述界面氧化層的厚度范圍為小于或等于100埃。
可選的,所述P型電極層的材料為摻雜有P型雜質離子的鍺硅、單晶硅或多晶硅。
可選的,所述N型電極層的材料為摻雜有N型雜質離子的多晶硅。
與現(xiàn)有技術相比,本發(fā)明的技術方案具有以下優(yōu)點:
本發(fā)明的NPN晶體管在基極和發(fā)射極之間形成界面氧化層,由于基極的空穴到發(fā)射極需要利用隧穿效應穿過所述界面氧化層,且所述界面氧化層會提高勢壘高度,使得空穴穿過所述界面氧化層的數(shù)量隨著界面氧化層的厚度的增加呈指數(shù)級降低,因此通過在基極和發(fā)射極之間形成界面氧化層,可以降低從基極到發(fā)射極的空穴數(shù)量。由于從基極到發(fā)射極的空穴主要來源于基極電流IB,因此基極電流IB會大幅降低,但集電極電流IC變化不大,因此可以提高NPN晶體管的β值。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華虹宏力半導體制造有限公司,未經(jīng)上海華虹宏力半導體制造有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410006924.2/2.html,轉載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





