[發明專利]芯片內部電壓的監測電路及系統

有效

• 申請號: 201410005707.1
• 申請日: 2014-01-07
• 公開（公告）號: CN103713182A
• 公開（公告）日: 2014-04-09
• 發明（設計）人: 胡劍;楊光軍
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G01R19/00
• 分類號: G01R19/00
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 吳靖靚;駱蘇華

技術領域

本發明涉及集成電路技術領域，特別涉及一種芯片內部電壓的監測電路及系統。

背景技術

隨著半導體技術的迅速發展，IC體積越來越小、功能越來越強，為了降低芯片封裝所占的面積與改善IC效能，采用覆晶（Flip-Chip）技術的封裝方式普遍被應用于繪圖芯片、芯片組、存儲器及CPU等。由于采用覆晶技術的封裝方式單價高昂，因此在集成電路封裝之前，針對晶圓以探針進行功能測試，選出不合格產品再進行后續的封裝工程，可以避免不良產品繼續加工所造成浪費。

圖1是封裝前的芯片結構示意圖。參考圖1，在芯片11的四周設置有若干焊盤12，所述焊盤12連接所述芯片11內部的線路。對所述芯片11進行功能測試時，將探針卡（Probe?Card）上的探針與所述焊盤12接觸，測試機臺可通過探針卡施加測試信號至所述焊盤12連接的線路，也能通過探針卡接收所述焊盤12連接的線路上的電信號。

對所述芯片11進行功能測試時，通常需要監測所述芯片11內部的正電壓和負電壓，即監測所述芯片11內部線路上的電壓。圖2是現有的一種芯片內部電壓的監測電路的結構示意圖。參考圖2，所述芯片內部電壓的監測電路包括選擇單元21、第一焊盤22和第二焊盤23，其中，所述選擇單元21與所述芯片11內部的線路連接，選擇所述芯片11內部線路上的正電壓Vpos和/或負電壓Vneg輸出；所述第一焊盤22適于接收所述選擇單元21輸出的正電壓Vpos；所述第二焊盤23適于接收所述選擇單元21輸出的負電壓Vneg。

監測所述芯片11內部的正電壓Vpos和負電壓Vneg時，測試機臺通過分別讀取與所述第一焊盤22和第二焊盤23連接的測試通道的電壓值，即能獲取所述正電壓Vpos和負電壓Vneg的電壓值。

然而，設置在所述芯片11四周的焊盤12的數量十分有限，因此，減少監測所述芯片11內部電壓時所需的焊盤是很有必要的。

發明內容

本發明解決的問題是：如何減少監測芯片內部電壓時所需的焊盤。

為解決上述問題，本發明提供一種芯片內部電壓的監測電路，包括選擇單元、電壓輸出單元和公共焊盤，其中，所述選擇單元適于選擇所述芯片內部的正電壓或負電壓輸出至所述電壓輸出單元；所述電壓輸出單元適于將所述選擇單元輸出的電壓輸出至所述公共焊盤，并阻止所述公共焊盤上的電壓輸入所述芯片的內部。

可選的，所述芯片包括至少兩個正電壓和至少兩個負電壓，所述選擇單元包括第一選擇單元和第二選擇單元；

所述第一選擇單元適于選擇所述至少兩個負電壓中的一個負電壓輸出至所述電壓輸出單元；

所述第二選擇單元適于在所述第一選擇單元未輸出負電壓至所述電壓輸出單元時選擇所述至少兩個正電壓中的一個正電壓輸出至所述電壓輸出單元。

可選的，所述電壓輸出單元包括第一MOS管和第二MOS管；

所述第一MOS管的柵極接地，所述第一MOS管的第一電極與襯底相連并適于接收所述第一選擇單元輸出的負電壓，所述第一MOS管的第二電極連接所述公共焊盤；

所述第二MOS管的柵極接地，所述第二MOS管的第一電極與襯底相連并適于接收所述第二選擇單元輸出的正電壓，所述第一MOS管的第二電極連接所述公共焊盤。

可選的，所述第一MOS管為NMOS管，所述第一MOS管的第一電極為NMOS管的源極，所述第一MOS管的第二電極為NMOS管的漏極；

所述第二MOS管為PMOS管；所述第二MOS管的第一電極為PMOS管的源極，所述第一MOS管的第二電極為PMOS管的漏極。

可選的，所述第一MOS管為深N阱NMOS管。

可選的，所述第一MOS管的深N阱適于接收所述芯片的電源電壓。

可選的，所述芯片內部的正電壓或負電壓為所述芯片內部線路上的電壓。

基于上述芯片內部電壓的監測電路，本發明技術方案還提供一種芯片內部電壓的監測系統，包括上述芯片內部電壓的監測電路以及電壓檢測單元，所述電壓檢測單元適于讀取所述公共焊盤上的電壓。

與現有技術相比，本發明的技術方案具有以下優點：

監測芯片內部的正電壓時，由選擇單元選擇所述正電壓輸出至電壓輸出單元，所述電壓輸出單元將所述正電壓輸出至公共焊盤，并隔離所述公共焊盤與芯片內部傳輸負電壓的線路，防止所述公共焊盤上的正電壓輸入芯片內部傳輸負電壓的線路，造成電路工作異常。