[發(fā)明專利]芯片內(nèi)部電壓的監(jiān)測(cè)電路及系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201410005707.1
• 申請(qǐng)日: 2014-01-07
• 公開（公告）號(hào): CN103713182A
• 公開（公告）日: 2014-04-09
• 發(fā)明（設(shè)計(jì)）人: 胡劍;楊光軍
• 申請(qǐng)（專利權(quán)）人: 上海華虹宏力半導(dǎo)體制造有限公司
• 主分類號(hào): G01R19/00
• 分類號(hào): G01R19/00
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 吳靖靚;駱蘇華

1.一種芯片內(nèi)部電壓的監(jiān)測(cè)電路，其特征在于，包括選擇單元、電壓輸出單元和公共焊盤，其中，

所述選擇單元適于選擇所述芯片內(nèi)部的正電壓或負(fù)電壓輸出至所述電壓輸出單元；

所述電壓輸出單元適于將所述選擇單元輸出的電壓輸出至所述公共焊盤，并阻止所述公共焊盤上的電壓輸入所述芯片的內(nèi)部。

2.根據(jù)權(quán)利要求1所述的芯片內(nèi)部電壓的監(jiān)測(cè)電路，其特征在于，所述芯片包括至少兩個(gè)正電壓和至少兩個(gè)負(fù)電壓，所述選擇單元包括第一選擇單元和第二選擇單元；

所述第一選擇單元適于選擇所述至少兩個(gè)負(fù)電壓中的一個(gè)負(fù)電壓輸出至所述電壓輸出單元；

所述第二選擇單元適于在所述第一選擇單元未輸出負(fù)電壓至所述電壓輸出單元時(shí)選擇所述至少兩個(gè)正電壓中的一個(gè)正電壓輸出至所述電壓輸出單元。

3.根據(jù)權(quán)利要求2所述的芯片內(nèi)部電壓的監(jiān)測(cè)電路，其特征在于，所述電壓輸出單元包括第一MOS管和第二MOS管；

所述第一MOS管的柵極接地，所述第一MOS管的第一電極與襯底相連并適于接收所述第一選擇單元輸出的負(fù)電壓，所述第一MOS管的第二電極連接所述公共焊盤；

所述第二MOS管的柵極接地，所述第二MOS管的第一電極與襯底相連并適于接收所述第二選擇單元輸出的正電壓，所述第一MOS管的第二電極連接所述公共焊盤。

4.根據(jù)權(quán)利要求3所述的芯片內(nèi)部電壓的監(jiān)測(cè)電路，其特征在于，所述第一MOS管為NMOS管，所述第一MOS管的第一電極為NMOS管的源極，所述第一MOS管的第二電極為NMOS管的漏極；

所述第二MOS管為PMOS管；所述第二MOS管的第一電極為PMOS管的源極，所述第一MOS管的第二電極為PMOS管的漏極。

5.根據(jù)權(quán)利要求4所述的芯片內(nèi)部電壓的監(jiān)測(cè)電路，其特征在于，所述第一MOS管為深N阱NMOS管。

6.根據(jù)權(quán)利要求5所述的芯片內(nèi)部電壓的監(jiān)測(cè)電路，其特征在于，所述第一MOS管的深N阱適于接收所述芯片的電源電壓。

7.根據(jù)權(quán)利要求1所述的芯片內(nèi)部電壓的監(jiān)測(cè)電路，其特征在于，所述芯片內(nèi)部的正電壓或負(fù)電壓為所述芯片內(nèi)部線路上的電壓。

8.一種芯片內(nèi)部電壓的監(jiān)測(cè)系統(tǒng)，其特征在于，包括：

權(quán)利要求1-7任一項(xiàng)權(quán)利要求所述的芯片內(nèi)部電壓的監(jiān)測(cè)電路；

電壓檢測(cè)單元，適于讀取所述公共焊盤上的電壓。