[發明專利]一種互補型阻變存儲器及其制備方法

有效

• 申請號: 201410003695.9
• 申請日: 2014-01-03
• 公開（公告）號: CN103730572A
• 公開（公告）日: 2014-04-16
• 發明（設計）人: 陳心滿
• 申請（專利權）人: 華南師范大學
• 主分類號: H01L45/00
• 分類號: H01L45/00;G11C13/00
• 代理公司: 廣州新諾專利商標事務所有限公司 44100
• 代理人: 周端儀

技術領域

本發明涉及新型微納電子材料及功能器件領域，涉及一種具有雙層結構的互補型阻變存儲器及其制備方法。

背景技術

基于“半導體存儲技術”開發出來的存儲器，已成為現今存儲媒體的主導，在計算機、移動存儲設備及數碼產品等領域得到廣泛應用。隨著人們對大容量便攜式存儲設備的青睞，存儲產品將逐漸趨于小型化及高密度集成。傳統的磁隨機動態存儲器和閃存因自身物理尺寸的限制，已不能滿足高密度的存儲要求，所以開發新型態的存儲器元件有其相當重要的意義和價值。當前，基于氧化物材料（如NiO、TiO₂、ZnO、、SrZrO₃等）的電致阻變效應開發的阻變器件，因結構簡單、響應速度快速、操作功耗低和非易失性等特點，有望獲得小型化的大容量存儲器件，已引起了國內外研究機構和IT公司如HP、IBM、Samsung、中芯國際等的廣泛關注和研究。

阻變器件小型化和高密度集成的主要途徑就是利用器件簡單的“三明治”結構，通過十字交叉陣列（Crossbar?Array）的方式，實現3D疊層構架。這樣，每個存儲單元將縮小至4F²/n的尺寸（F為制造工藝的特征尺寸，n為十字交叉陣列的層數）。然而，十字交叉陣列中因字線、位線與存儲介質形所成的節點，其寄生漏電路徑的存在是不可避免的，這將導致相鄰存儲單元的串擾問題（Crosstalk?Problem）。尤其是讀取阻變器件低阻態時，因較大的漏電流，串擾問題尤為嚴重。這種串擾是阻變器件高密度集成應用的技術瓶頸。如何在實際應用操控中解決器件十字交叉陣列的串擾，對未來阻變存儲器的發展和應用至關重要。

對存儲器件十字交叉陣列的串擾問題，傳統的解決辦法是將記憶元件與一個選擇性元件如晶體管、二極管等進行串聯，但這種集成方式無疑將增加器件制作工藝的復雜性和成本。最近，互補型阻變存儲器（Complementary?Resistive?Switches，CRS）的概念被提出，以解決雙極性阻變存儲器在十字交叉陣列中的串擾問題。互補型阻變存儲器的基本原理是將兩個存儲元件逆向串聯在陣列的交叉點中，設置其中的一個元件為低阻態而另一個為高阻態，通過交替變換實現“0”和“1”的記憶。這樣，器件在低偏壓時均為高阻態，將在無選擇性元件的情況下有效解決十字交叉陣列的串擾問題。

發明內容

本發明的目的在于針對現有阻變存儲技術的不足，提供一種基于非晶MgZnO/ZnO異質結薄膜的互補型阻變存儲器及其制備方法，解決阻變器件十字交叉陣列的串擾問題。

為了達到上述目的，采用如下技術方案：

一種互補型阻變存儲器，包括底層導電電極；設于底層導電電極上表面的非晶ZnO薄膜介質層；設于非晶ZnO薄膜介質層上表面的非晶MgZnO薄膜介質層；設于非晶MgZnO薄膜介質層上表面的TiN電極。

進一步地，所述底層導電電極由Pt、Au、Pd、Al、Ag、Cu、或ITO制成。

進一步地，所述底層導電電極和TiN電極的厚度分別為50～500nm。

進一步地，所述非晶ZnO薄膜介質層厚度為5～200nm。

進一步地，所述非晶MgZnO薄膜介質層的厚度為4～50nm，其中Mg與Zn的原子數量比范圍在0～1內。

一種制備上述互補型阻存儲器的方法，包括如下步驟：在基底上制備所述底層導電電極；在底層導電電極上表面制備非晶ZnO薄膜介質層；在非晶ZnO薄膜介質層上表面制備非晶MgZnO薄膜介質層；在非晶MgZnO薄膜介質層上表面鍍上TiN電極。

進一步地，采用磁控濺射在底層導電電極Pt、Au、Pd、Al、Ag、Cu、或ITO上制備非晶ZnO薄膜介質層，濺射靶材為ZnO陶瓷，襯底溫度為室溫，反應氣體為氬氣與氧氣的混合氣體，氣壓為10^-4Pa,濺射功率為100W。

進一步地，采用磁控濺射在非晶ZnO薄膜介質層上表面制備非晶MgZnO薄膜介質層，濺射靶材為Mg_0.1Zn_0.9O陶瓷，襯底溫度為室溫，反應氣體為氬氣與氧氣的混合氣體，氣壓為10^-4Pa,濺射功率為100W。

進一步地，采用磁控濺射在非晶MgZnO薄膜介質層上表面制備厚度為100nm，電極大小為直徑100μm的TiN電極，濺射靶材為TiN靶，襯底溫度為室溫，反應氣體為氬氣，氣壓為0.1Pa，濺射功率為100W。

與現有技術相比，本發明的有益效果在于：