[發明專利]一種三維芯片堆棧結構

有效

• 申請號: 201410003002.6
• 申請日: 2014-01-03
• 公開（公告）號: CN103915430B
• 公開（公告）日: 2017-01-18
• 發明（設計）人: 黃財煜;黃翊峰
• 申請（專利權）人: 黃財煜;黃翊峰
• 主分類號: H01L25/16
• 分類號: H01L25/16
• 代理公司: 北京三高永信知識產權代理有限責任公司11138
• 代理人: 滕一斌

1.一種三維芯片堆棧結構，包括有多層芯片層，其特征在于，每層芯片層在頂側設置多個單層導體，每個單層導體上設置測試墊，其中，在每層芯片層中，相鄰單層導體在結構上沿芯片層縱向以預定距離偏移后呈鏡像對稱，相鄰測試墊沿該芯片層縱向相隔預定距離，每層芯片層的多個單層導體的排列是相對于相鄰芯片層的多個單層導體的排列偏移該預定距離，且兩層相鄰芯片層中，在上芯片層的至少一個單層導體經由第一硅通孔連通到在下芯片層的對應單層導體，該第一硅通孔是沿芯片層高度方向垂直延伸。

2.如權利要求1所述的三維芯片堆棧結構，其特征在于，每個單層導體包含具有夾角的墊分支與非墊分支，該測試墊位于該墊分支上，兩層相鄰芯片層中，在上芯片層的至少一個單層導體通過該非墊分支經由該第一硅通孔垂直地連通到在下芯片層的對應單層導體。

3.如權利要求2所述的三維芯片堆棧結構，其特征在于，該多個單層導體為L型單層導體。

4.如權利要求1所述的三維芯片堆棧結構，其特征在于，該單層導體材料為銅。

5.如權利要求1所述的三維芯片堆棧結構，其特征在于，每個單層導體連接一個區別電路，當任一層芯片層中的其中一個區別電路接受較高電壓，其余區別電路維持在較低電壓。

6.如權利要求5所述的三維芯片堆棧結構，其特征在于，每個區別電路包括連接第一N型金氧半場效晶體管汲極端的輸入端、以及連接鎖定控制電路的輸出端，該第一N型金氧半場效晶體管的閘極端與源極端分別連接重置信號源與接地面，該鎖定控制電路包含第一反相器、第二反相器、第二N型金氧半場效晶體管及第三N型金氧半場效晶體管，該區別電路的該輸出端分別連接該第一反相器的輸入端與該第二N型金氧半場效晶體管的源極端，該第一反相器的輸出端分別連接該第二N型金氧半場效晶體管的閘極端與該第二反相器的輸入端，該第二反相器的輸出端連接該第三N型金氧半場效晶體管的閘極端，該第二N型金氧半場效晶體管的汲極端連接該第三N型金氧半場效晶體管的源極端，該第三N型金氧半場效晶體管的汲極端連接該接地面，并且在相同芯片層中，所有控制電路的該第三N型金氧半場效晶體管的源極端經由連接導線相連接。

7.如權利要求1所述的三維芯片堆棧結構，其特征在于，每層芯片層中只有最左或最右方的單層導體連接選擇電路，用以控制特定芯片層的選擇。

8.如權利要求1所述的三維芯片堆棧結構，其特征在于，該等測試墊為方形。

9.如權利要求1所述的三維芯片堆棧結構，其特征在于，該等測試墊為鋁。