[發(fā)明專利]半導體器件及用于減小其中的路徑延遲差值的方法

有效

• 申請?zhí)枺?/td>: 201410001202.8
• 申請日: 2014-01-02
• 公開（公告）號: CN103914583B
• 公開（公告）日: 2017-03-29
• 發(fā)明（設計）人: D·H·艾倫;D·M·德萬茲;D·P·鮑爾森;J·E·希茨二世
• 申請（專利權）人: 國際商業(yè)機器公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京市金杜律師事務所11256
• 代理人: 酆迅

技術領域

本發(fā)明總體涉及一種半導體器件，并且更具體地涉及一種多重圖案化的（multiple-patterned）半導體器件。

背景技術

半導體工業(yè)正在采用越來越小的特征尺寸產生越來越有能力的部件。由于對于高度集成半導體器件的需求增大，已經(jīng)變得強烈依賴于在更小裸片面積中制作更多半導體器件的先進技術。這種半導體器件的生產展現(xiàn)出有待致力開發(fā)的新設計和制造挑戰(zhàn)，以便維持或者改進半導體器件性能。

隨著半導體的器件密度增大，半導體器件內的導線寬度和間距減小。多圖案光刻代表開發(fā)用于光刻以增強半導體器件的特征密度的一類技術。雙重圖案化作為多重圖案化的子集可以用于半導體工業(yè)中早在45nm的技術節(jié)點的時候，并且可以是針對32nm以及以下節(jié)點的主要技術。雙重圖案化利用多個掩模和光刻步驟以產生半導體器件的特定層級。具有諸如更小節(jié)距和更窄線條的優(yōu)點，雙重圖案化改變涉及半導體器件布線的變量與布線質量之間的關系以維持性能。

發(fā)明內容

在實施例中，本公開涉及一種多重圖案化半導體器件。半導體器件可以包括一個或者多個層。半導體器件的特定層級可以包括由不同掩模和曝光限定的信號跡線。半導體器件可以包括可以轉移信號并且對信號重供電的結構。一些方面可以有助于實現(xiàn)用于在半導體器件上運載信號的時序容差標準（timing?tolerance?standard）。一些方面可以考慮到少于理想接線。一些方面可以有助于維護信號質量。一些方面可以考慮到間距限制。本公開的一些方面可以不增加半導體器件正確工作所需的增大的間距。在實施例中，一些方面可以使用半導體器件的一層。在其它實施例中，一些方面可以使用半導體器件的多層。

附圖說明

圖1是示出根據(jù)本公開的承載接線的雙重圖案化信號跡線、轉發(fā)器結構位置和示例信號路徑的平面圖；以及

圖2是根據(jù)本公開的可以對信號重供電并且將信號轉移至不同信號跡線的轉發(fā)器結構的平面圖。

圖3是根據(jù)本公開的半導體器件的可以將信號轉移至不同信號跡線的開關的平面圖。

圖4是示出根據(jù)實施例的在信號路徑上路由和十字交叉信號的操作的流程圖。

圖5示出包括優(yōu)選地由設計過程處理的輸入設計結構的多個設計結構。

具體實施方式

隨著導線寬度和節(jié)距幾何尺寸減小，可以增加在特定層級上對雙重圖案化的使用以便實現(xiàn)所需導體尺寸而仍舊使用現(xiàn)有技術的光刻曝光設備。雙重圖案化的優(yōu)點包括形成緊致導體節(jié)距的能力；然而，雙重圖案化可以將與時序和噪聲相關的其它變量引入半導體工藝中。雙重圖案改變相鄰接線之間寬度和間距的關系。可以在單獨的光刻步驟中限定相鄰接線通道。相鄰接線之間的差別可能由于光刻曝光變化和一個曝光相對于另一個的重合或放置誤差而出現(xiàn)。對于非最優(yōu)接線設計的需求限制諸如信號轉發(fā)器間距之類的半導體設計變量，這可以影響半導體裸片尺寸。

單層圖案化使得能夠采用諸如接線寬度、高度和間距變化之類的信號延遲暗示來對參數(shù)直接表征。接線的電阻值（R）和接線的電容值（C）的乘積形成用于接線的RC時間常數(shù)（注意這是近似的，因為R和C沿著接線長度分布）。歷史上，接線寬度或厚度的減小帶來電阻增大和對應的電容減小。C減小近似地補償RC時間常數(shù)中R增大。部分地由于橫向電容減小，發(fā)生這種電容減小，這是因為接線之間的間距隨著接線寬度減小而增大。類似地，接線寬度或厚度的增大引起電阻減小，通過對應電容值增大近似地補償RC時間常數(shù)。部分地由于橫向電容值增大，發(fā)生這種電容增大，這是因為接線之間間距隨著接線寬度增大而減小。因此，習慣上，單圖案化的接線RC時間常數(shù)保持在合適的容差限制內。