[發(fā)明專利]具有用于III-N外延的Si(100)晶片上的Si(111)平面的納米結(jié)構(gòu)和納米特征在審
| 申請?zhí)枺?/td> | 201380077010.9 | 申請日: | 2013-06-28 |
| 公開(公告)號: | CN105531797A | 公開(公告)日: | 2016-04-27 |
| 發(fā)明(設計)人: | S·達斯古普塔;鄧漢威;S·K·加德納;本杰明·丘康;M·拉多薩維耶維奇;成承訓;R·S·周 | 申請(專利權(quán))人: | 英特爾公司 |
| 主分類號: | H01L21/20 | 分類號: | H01L21/20;H01L21/02 |
| 代理公司: | 中國專利代理(香港)有限公司 72001 | 代理人: | 王岳;傅康 |
| 地址: | 美國加利*** | 國省代碼: | 美國;US |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 具有 用于 iii 外延 si 100 晶片 111 平面 納米 結(jié)構(gòu) 特征 | ||
技術領域
如在此描述的實施例涉及電子器件制造領域,并且特別是涉及制造基于III-V材料的器件。
背景技術
一般而言,為了將III-V材料集成在沿著<100>晶體取向(Si(100))對準的硅(Si)襯底上以用于具有互補金屬氧化物半導體(CMOS)晶體管的芯片上系統(tǒng)(SoC)高電壓和射頻(RF)器件,由于III-V材料和硅的相異的晶格性質(zhì)而出現(xiàn)巨大的挑戰(zhàn)。通常,當III-V材料生長在硅(Si)襯底上時,由于III-V材料與硅之間的晶格失配而生成缺陷。這些缺陷可以減少III-V材料中的載流子(例如,電子、空穴或兩者)的遷移率。
目前,GaN在Si(100)晶片上的集成涉及使用厚的緩沖層(>1.5um)以及以2-8°的斜切角度開始斜切Si(100)晶片以為器件層的生長提供足夠低缺陷密度的層。通常,GaN(或任何其他III-N材料)在Si(100)晶片上的集成涉及覆蓋層外延生長工藝。
在氮化鎵(“GaN”)生長在Si(100)襯底上時,GaN與Si(100)之間大的晶格失配(大約42%)造成大量不期望的缺陷的生成,其不能夠用于器件制造。因此,III-V材料與Si之間大的晶格失配對于III-V材料在Si(100)襯底上的外延生長以用于器件制造提供巨大挑戰(zhàn)。
另外,與GaN的常規(guī)高生長溫度相結(jié)合的GaN與Si之間的大的熱失配(大約116%)導致外延層上形成表面裂縫,從而使它們不適合于器件制造。
附圖說明
圖1是根據(jù)一個實施例的電子器件結(jié)構(gòu)的橫截面視圖。
圖2是根據(jù)一個實施例的,在沿著預先確定的晶體取向?qū)实囊r底上形成鰭部之后的類似于圖1的視圖。
圖3是根據(jù)一個實施例的,在絕緣層在鰭部之間沉積在襯底101上并且硬掩模被去除之后的類似于圖2的視圖。
圖4是根據(jù)一個實施例的,圖3中所示的電子器件結(jié)構(gòu)的一部分的橫截面視圖。
圖5是根據(jù)一個實施例的類似于圖4的視圖,其示出修改在襯底上的絕緣層上方的鰭部以暴露沿著與第二晶體取向相對應的第二晶體平面對準的表面。
圖6是根據(jù)一個實施例的在鰭部已經(jīng)被修改之后的類似于圖5的視圖。
圖7是根據(jù)另一實施例的,在絕緣層在鰭部之間沉積在襯底上并且硬掩模被去除之后的圖2中示出的電子器件結(jié)構(gòu)的一部分的橫截面視圖。
圖8是根據(jù)另一實施例的,在鰭部被各向異性蝕刻之后的類似于圖7的視圖。
圖9是根據(jù)一個實施例的,在絕緣層凹進之后的類似于圖8的視圖。
圖10是根據(jù)一個實施例的,具有如圖6中所描繪的鰭部的電子器件結(jié)構(gòu)的透視圖。
圖11是根據(jù)一個實施例的,具有如圖9中所描繪的鰭部的電子器件結(jié)構(gòu)的透視圖。
圖12是根據(jù)一個實施例的,具有如圖8中所描繪的鰭部的電子器件結(jié)構(gòu)的透視圖。
圖13是根據(jù)一個實施例的,在可選的成核/籽晶層沉積在沿著第二晶體取向?qū)实啮挷康谋砻嫔稀⑵骷映练e在成核/籽晶層上以及極化感應層沉積在器件層上之后的類似于圖6的橫截面視圖。
圖14是根據(jù)一個實施例的,在可選的成核/籽晶層沉積在沿著第二晶體取向?qū)实啮挷康谋砻嫔稀⑵骷映练e在成核/籽晶層上以及極化感應層沉積在器件層上之后的類似于圖9的橫截面視圖。
圖15是如圖16中所描繪的電子器件結(jié)構(gòu)的透視圖。
圖16是根據(jù)另一實施例的,在器件層沉積在沿著第二晶體取向?qū)实啮挷康谋砻嫔稀⒁约皹O化感應層沉積在器件層上之后的類似于圖6的橫截面視圖。
圖17是根據(jù)另一個實施例的,在可選的成核/籽晶層沉積在沿著第二晶體取向?qū)实啮挷康谋砻嫔稀⑵骷映练e在成核/籽晶層上以及極化感應層沉積在器件層上之后的類似于圖6的橫截面視圖。
圖18A-1、18A-2和18A-3示出如在此描述的結(jié)構(gòu)的實施例的橫截面掃描電子顯微鏡(XSEM)圖片。
圖18B-1、18B-2和18B-3示出根據(jù)一個實施例的,在鰭部已經(jīng)在TMAH溶液中蝕刻相同時間之后,描繪具有不同尺寸的鰭部的圖片。
圖19是根據(jù)一個實施例的,示出利用高溫退火的鰭部的重新整形的圖片1901的視圖1900。
圖20-1、20-2、21-1和21-2示出根據(jù)實施例的,III-N材料層在像Si(111)的平面上的生長。
圖22示出根據(jù)一個實施例的計算裝置。
該專利技術資料僅供研究查看技術是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于英特爾公司,未經(jīng)英特爾公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201380077010.9/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:電子器件搭載基板及其制造方法
- 下一篇:電絕緣油組合物和油浸電設備
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





