[發明專利]半導體器件的制造方法

有效

• 申請號: 201380075525.5
• 申請日: 2013-04-11
• 公開（公告）號: CN105452886B
• 公開（公告）日: 2018-02-13
• 發明（設計）人: 石井稔二;槙平尚宏;巖崎秀和;松橋潤
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: G01R31/26
• 分類號: G01R31/26
• 代理公司: 北京市金杜律師事務所11256
• 代理人: 陳偉

1.一種半導體器件的制造方法，其特征在于，包括以下的工序：

(a)工序，將第一半導體芯片與第一外部端子電連接，將所述第一半導體芯片與第二外部端子電連接；

(b)工序，在所述(a)工序之后，以使所述第一外部端子以及所述第二外部端子各自的一部分露出的方式封固所述第一半導體芯片來形成封固體；

(c)工序，在所述(b)工序之后，在從所述封固體露出的所述第一外部端子的所述一部分上形成第一導體膜，在從所述封固體露出的所述第二外部端子的所述一部分上形成第二導體膜；

(d)工序，在所述(c)工序之后，將通過所述(a)工序至所述(c)工序制造出的被檢查器件配置于插座的收納部內，使設于所述插座的第一插座端子經由所述第一導體膜與所述第一外部端子接觸，使設于所述插座的第二插座端子經由所述第二導體膜與所述第二外部端子接觸；和

(e)工序，在所述(d)工序之后，在所述第一插座端子與所述第二插座端子之間以第一時間施加第一電流值，檢查所述第一半導體芯片的電特性，

此處，所述第一插座端子以及所述第二插座端子分別具有：

主體部，其具有支承部；

板狀部位，其與所述支承部連接，且具有向所述被檢查器件的配置側突出的前端部；和

多個突起部，其一體地設于所述前端部，

所述第一半導體芯片配置于第一芯片搭載部上，

所述第一芯片搭載部的背面從所述封固體露出，

在檢查所述第一半導體芯片的電特性的工序中，使與所述多個插座端子不同的其他的測試端子與所述第一芯片搭載部的所述背面接觸。

2.如權利要求1所述的半導體器件的制造方法，其特征在于，

所述被檢查器件還具有：

第二半導體芯片，其平面尺寸比所述第一半導體芯片的平面尺寸小；

第三外部端子以及第四外部端子，其與所述第二半導體芯片電連接；

所述封固體，其以使所述第三外部端子以及所述第四外部端子各自的一部分露出的方式封固所述第二半導體芯片；

第三導體膜，其形成于所述第三外部端子的所述一部分；和

第四導體膜，其形成于所述第四外部端子的所述一部分，

在檢查所述第二半導體芯片的電特性的工序中，使設于所述插座的第三插座端子經由所述第三導體膜與所述第三外部端子接觸，使設于所述插座的第四插座端子經由所述第四導體膜與所述第四外部端子接觸，而且，在所述第三插座端子與所述第四插座端子之間以第二時間施加小于所述第一電流值的第二電流值，檢查所述第二半導體芯片的電特性。

3.如權利要求2所述的半導體器件的制造方法，其特征在于，

在檢查所述第一半導體芯片的電特性的工序中，所述第一插座端子作為輸入端子起作用，所述第二插座端子作為輸出端子起作用，

在檢查所述第二半導體芯片的電特性的工序中，所述第三插座端子作為輸入端子起作用，所述第四插座端子作為輸出端子的功能起作用。

4.如權利要求2所述的半導體器件的制造方法，其特征在于，

所述第二時間與所述第一時間相同。

5.如權利要求2所述的半導體器件的制造方法，其特征在于，

所述被檢查器件還具有：

第三半導體芯片，其平面尺寸比所述第一半導體芯片的平面尺寸小；

第五外部端子，其與所述第三半導體芯片電連接；

所述封固體，其以使所述第五外部端子的一部分露出的方式封固所述第三半導體芯片；和

第五導體膜，其形成于所述第五外部端子的所述一部分，

在檢查所述第三半導體芯片的電特性的工序中，使設于所述插座的第五插座端子經由所述第五導體膜與所述第五外部端子接觸，

所述第五插座端子具有：

所述主體部，其具有所述支承部；和

所述板狀部位，其與所述支承部連接，且具有向所述被檢查器件的配置側突出的所述前端部。

6.如權利要求5所述的半導體器件的制造方法，其特征在于，

在設于所述第五插座端子的所述板狀部位的所述前端部上不形成所述多個突起部。

7.如權利要求5所述的半導體器件的制造方法，其特征在于，

所述被檢查器件包括DC/DC變換器的構成要素。