[發(fā)明專利]基于非易失性存儲(chǔ)器的同步邏輯

有效

• 申請(qǐng)?zhí)枺?/td>: 201380075098.0
• 申請(qǐng)日: 2013-03-27
• 公開（公告）號(hào): CN105190761A
• 公開（公告）日: 2015-12-23
• 發(fā)明（設(shè)計(jì)）人: B.E.布查南
• 申請(qǐng)（專利權(quán)）人: 惠普發(fā)展公司;有限責(zé)任合伙企業(yè)
• 主分類號(hào): G11C13/00
• 分類號(hào): G11C13/00;G11C16/06;G11C16/30
• 代理公司: 中國(guó)專利代理(香港)有限公司 72001
• 代理人: 張凌苗;陳嵐

背景技術(shù)

計(jì)算設(shè)備一般地包括很多種不同的電子邏輯電路，其具有遍及邏輯電路的時(shí)鐘控制（clocked）存儲(chǔ)單元。超大規(guī)模集成時(shí)鐘控制存儲(chǔ)單元包括觸發(fā)器和鎖存器。觸發(fā)器是可編程成兩個(gè)狀態(tài)中的一個(gè)并且被用于存儲(chǔ)邏輯電路的狀態(tài)信息的電路。觸發(fā)器被配置成存儲(chǔ)與上游（upstream）邏輯相關(guān)聯(lián)的狀態(tài)。觸發(fā)器從上游邏輯接收輸入并且將狀態(tài)提供到下游（downstream）邏輯。觸發(fā)器的輸出取決于從上游邏輯接收的輸入以及觸發(fā)器的當(dāng)前狀態(tài)。觸發(fā)器還可以接收控制觸發(fā)器狀態(tài)的時(shí)序改變的時(shí)鐘信號(hào)以提供與上游和下游邏輯設(shè)備的同步。包括觸發(fā)器和鎖存器的邏輯電路的許多存儲(chǔ)單元當(dāng)供電中斷時(shí)失去它們的狀態(tài)，這導(dǎo)致當(dāng)恢復(fù)供電時(shí)的不確定的狀態(tài)。由于邏輯路徑可以是許多時(shí)鐘周期深，因此清除隨機(jī)狀態(tài)或者針對(duì)具體的可操作狀態(tài)配置電路需要時(shí)間、設(shè)計(jì)復(fù)雜度和電力。

附圖說明

在以下詳細(xì)描述中并且參考圖描述某些示例，其中：

圖1是圖示了包括非易失性存儲(chǔ)器元件的邏輯電路的圖；

圖2是圖示了彼此耦合的電阻式存儲(chǔ)器元件（RME）的圖；

圖3A是被配置成低電阻狀態(tài)的RME的圖；

圖3B是被配置成高電阻狀態(tài)的RME的圖；

圖4是被配置成被編程成高輸出狀態(tài)的耦合的RME的圖；

圖5是被配置成被編程成低輸出狀態(tài)的RME的圖；

圖6是圖示了RME控制器的電路的第一部分的實(shí)施例的圖；

圖7是圖示了RME控制器的電路的第二部分的實(shí)施例的圖；以及

圖8是在存儲(chǔ)設(shè)備中將RME配置成電阻狀態(tài)的方法的框圖。

具體實(shí)施方式

本技術(shù)涉及包括具有非易失性存儲(chǔ)器元件的邏輯單元的邏輯電路。更具體地，諸如鎖存器或觸發(fā)器的傳統(tǒng)的時(shí)鐘控制存儲(chǔ)單元由包括非易失性存儲(chǔ)器元件的邏輯單元替代。邏輯單元從上游邏輯接收輸入并且接收代替由傳統(tǒng)的觸發(fā)器接收的時(shí)鐘信號(hào)的程序脈沖。邏輯單元的非易失性存儲(chǔ)器元件包括電阻式存儲(chǔ)器元件，所述電阻式存儲(chǔ)器元件包括經(jīng)由共同節(jié)點(diǎn)彼此耦合的第一電阻式存儲(chǔ)器元件和第二電阻式存儲(chǔ)器元件。耦合的電阻式存儲(chǔ)器元件被配置成實(shí)時(shí)存儲(chǔ)非易失性存儲(chǔ)器元件的狀態(tài)并且產(chǎn)生非易失性存儲(chǔ)器元件的輸出。非易失性存儲(chǔ)器元件隨著每個(gè)程序脈沖同時(shí)更新它們的狀態(tài)并且在任何電力中斷期間維持該狀態(tài)。

圖1是圖示了包括非易失性存儲(chǔ)器元件的邏輯電路的圖。邏輯電路100可以包括許多邏輯單元102、103。每個(gè)邏輯單元102、103可以包括電阻式存儲(chǔ)器元件（RME）104、106、110、112的對(duì)和RME控制器108、114。如在圖1中圖示的那樣，RME控制器108可以被布置為接收與上游邏輯109相關(guān)聯(lián)的電壓。

RME控制器108包括被配置成將RME104、106中的每個(gè)分別設(shè)置成高電阻狀態(tài)或者低電阻狀態(tài)的邏輯。RME控制器108接收如由在箭頭116處的V_set指示的程序脈沖。程序脈沖116替代與傳統(tǒng)的觸發(fā)器相關(guān)聯(lián)的時(shí)鐘信號(hào)。程序脈沖116可以與上游邏輯109的操作的時(shí)間元件相關(guān)聯(lián)。RME控制器108還接收如由在箭頭118處的V_in指示的電壓輸入信號(hào)。電壓輸入信號(hào)118是上游邏輯109的輸出。

如上文討論的那樣，程序脈沖116與系統(tǒng)的時(shí)間元件相關(guān)聯(lián)，在該系統(tǒng)內(nèi)，第一和第二RME操作為存儲(chǔ)器元件。在圖1和6中程序脈沖116可以由“V_set”表示。電壓輸入信號(hào)118指示上游邏輯109的輸出。在圖1-7中電壓輸入信號(hào)118可以由“V_in”表示。如以下參考圖3-5和7進(jìn)一步討論的那樣，系統(tǒng)可以包括電源電壓和特殊電源電壓。

RME104、106被配置成基于從上游邏輯109在RME控制器108處接收的電壓輸入信號(hào)118改變狀態(tài)（低電阻狀態(tài)或者高電阻狀態(tài)）。甚至當(dāng)從邏輯電路100移除電源時(shí)，RME104、106仍被配置成保持它們相應(yīng)的狀態(tài)。在某些實(shí)施例中，RME104、106是由過渡金屬氧化物組成的憶阻器（memristor），所述憶阻器被配置成從正常狀態(tài)向高電阻狀態(tài)或低電阻狀態(tài)轉(zhuǎn)變。在其他實(shí)施例中，RME104、106可以是傳導(dǎo)橋、多價(jià)氧化物或者具有熱或離子電阻式切換效應(yīng)的其他材料系統(tǒng)。