[發(fā)明專利]基于非易失性存儲器的同步邏輯有效
| 申請?zhí)枺?/td> | 201380075098.0 | 申請日： | 2013-03-27 |
| 公開（公告）號： | CN105190761A | 公開（公告）日： | 2015-12-23 |
| 發(fā)明（設(shè)計）人： | B.E.布查南 | 申請（專利權(quán)）人： | 惠普發(fā)展公司;有限責(zé)任合伙企業(yè) |
| 主分類號： | G11C13/00 | 分類號： | G11C13/00;G11C16/06;G11C16/30 |
| 代理公司： | 中國專利代理(香港)有限公司 72001 | 代理人： | 張凌苗;陳嵐 |
| 地址： | 美國德*** | 國省代碼： | 美國;US |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 基于 非易失性存儲器 同步 邏輯 | ||
1.一種邏輯電路，包括：
第一電阻式存儲器元件（RME），其包括共同節(jié)點和非共同節(jié)點；
第二RME，其經(jīng)由共同節(jié)點被耦合到第一RME，進一步包括非共同節(jié)點；以及
控制邏輯，用以同時將第一RME設(shè)置成高電壓電阻狀態(tài)或者低電壓電阻狀態(tài)并且將第二RME設(shè)置成相對于第一RME的狀態(tài)的不同的狀態(tài)。
2.如權(quán)利要求1所述的邏輯電路，其中控制邏輯將
接收與時間元件相關(guān)聯(lián)的程序脈沖并且
從上游邏輯接收作為輸出的電壓輸入信號。
3.如權(quán)利要求2所述的邏輯電路，其中保持每個RME的狀態(tài)直到接收隨后的程序脈沖和電壓輸入信號。
4.如權(quán)利要求1所述的邏輯電路，其中經(jīng)由控制邏輯第一RME被設(shè)置成高電阻狀態(tài)并且第二RME被設(shè)置成低電阻狀態(tài)以通過以下生成高的組合的輸出：
將共同節(jié)點耦合到地信號；并且
將第一RME和第二RME中的每個的非共同節(jié)點耦合到特殊電源電壓。
5.如權(quán)利要求1所述的邏輯電路，其中經(jīng)由控制邏輯第一RME被設(shè)置成低電阻狀態(tài)并且第二RME被設(shè)置成高電阻狀態(tài)以通過以下生成低的組合的輸出：
將共同節(jié)點耦合到特殊電源電壓；并且
將第一RME和第二RME中的每個的非共同節(jié)點耦合到地信號。
6.一種電子設(shè)備，其包括：
分壓器，其包括經(jīng)由共同節(jié)點耦合的第一電阻式存儲器元件（RME）元件和第二RME，其中第一和第二RME中的每個的每個包括非共同節(jié)點；以及
控制邏輯，用以基于接收的電壓同時地將第一和第二RME中的每個設(shè)置成不同的電阻狀態(tài)。
7.如權(quán)利要求6所述的電子設(shè)備，其中控制邏輯將：
接收與時間元件相關(guān)聯(lián)的程序脈沖；并且
從上游邏輯接收作為輸出的電壓輸入信號。
8.如權(quán)利要求7所述的電子設(shè)備，其中保持每個RME的狀態(tài)直到接收隨后的程序脈沖和電壓輸入信號。
9.如權(quán)利要求6所述的電子設(shè)備，其中經(jīng)由控制邏輯第一RME被設(shè)置成高電阻狀態(tài)并且第二RME被設(shè)置成低電阻狀態(tài)以通過以下生成高的組合的輸出：
將共同節(jié)點耦合到地信號；并且
將第一RME和第二RME中的每個的非共同節(jié)點耦合到特殊電源電壓。
10.如權(quán)利要求6所述的電子設(shè)備，其中經(jīng)由控制邏輯第一RME被設(shè)置成低電阻狀態(tài)并且第二RME被設(shè)置成高電阻狀態(tài)以通過以下生成低的組合的輸出：
將共同節(jié)點耦合到特殊電源電壓；并且
將第一RME和第二RME中的每個的非共同節(jié)點耦合到地信號。
11.一種方法，包括：
經(jīng)由共同節(jié)點將第一電阻式存儲器元件（RME）耦合到第二RME；
將第一RME設(shè)置成高電壓電阻狀態(tài)或者低電壓電阻狀態(tài)；以及
將第二RME設(shè)置成相對于第一RME的狀態(tài)不同的狀態(tài)，其中與設(shè)置第一RME基本上同時地設(shè)置第二RME。
12.如權(quán)利要求11所述的方法，其中設(shè)置第一RME和第二RME包括：
接收與系統(tǒng)的時間元件相關(guān)聯(lián)的程序脈沖；
從上游邏輯接收作為輸出的電壓輸入信號；以及
基于電壓輸入信號將第一和第二RME設(shè)置成它們相應(yīng)的電壓電阻狀態(tài)。
13.如權(quán)利要求12所述的方法，包括維持每個RME的狀態(tài)直到接收隨后的程序脈沖和電壓輸入信號。
14.如權(quán)利要求11所述的方法，其中經(jīng)由控制邏輯第一RME被設(shè)置成高電阻狀態(tài)并且第二RME被設(shè)置成低電阻狀態(tài)以通過以下生成高的組合的輸出：
將共同節(jié)點耦合到地信號；并且
將第一RME和第二RME中的每個的非共同節(jié)點耦合到特殊電源電壓。
15.如權(quán)利要求11所述的方法，其中經(jīng)由控制邏輯第一RME被設(shè)置成低電阻狀態(tài)并且第二RME被設(shè)置成高電阻狀態(tài)以通過以下生成低的組合的輸出：
將共同節(jié)點耦合到特殊電源電壓；并且
將第一RME和第二RME中的每個的非共同節(jié)點耦合到地信號。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于惠普發(fā)展公司;有限責(zé)任合伙企業(yè)，未經(jīng)惠普發(fā)展公司;有限責(zé)任合伙企業(yè)許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201380075098.0/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
