[發明專利]對在FPGA塊內分組創建加速的測試儀

在審

• 申請號: 201380074042.3
• 申請日: 2013-12-18
• 公開（公告）號: CN105008943A
• 公開（公告）日: 2015-10-28
• 發明（設計）人: 約翰·費迪尼
• 申請（專利權）人: 愛德萬測試公司
• 主分類號: G01R31/317
• 分類號: G01R31/317
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 李曉冬

1.一種使用自動測試設備(ATE)的測試方法，所述方法包括：

將用于執行自動測試的指令從系統控制器發送到測試儀處理器，其中所述指令包括用于描述符模塊的參數；

將用于實現所述描述符模塊的可重配置電路編程到耦接至所述測試儀處理器的實例化FPGA塊上；

利用所述可重配置電路解釋來自所述描述符模塊的所述參數，其中所述參數控制對耦接至所述實例化FPGA塊的DUT的多個測試操作的執行；

根據所述參數構造至少一個分組，其中所述至少一個分組中的每一個均包括用于對所述DUT執行測試操作的命令；以及

執行與所述DUT的通信協議，以將所述至少一個分組路由至所述DUT。

2.根據權利要求1所述的方法，其中所述命令選自包括如下項的組：讀、寫、讀/比較。

3.根據權利要求1所述的方法，其中所述參數包括塊尺寸變量，其中所述塊尺寸變量可操作以定義要寫入所述DUT或從所述DUT讀取的塊的尺寸。

4.根據權利要求1所述的方法，其中所述參數包括命令類型變量，并且其中所述命令類型變量可操作以定義對于所述至少一個分組中的每一個的命令。

5.根據權利要求1所述的方法，其中所述參數包括地址變量，并且其中所述地址變量可操作以定義所述DUT上的用于執行對所述DUT的所述多個測試操作的起始地址。

6.根據權利要求1所述的方法，其中所述參數包括總字節變量，并且其中所述總字節變量可操作以定義所述多個測試操作的累積字節尺寸。

7.根據權利要求1所述的方法，其中所述參數包括數據類型變量，其中所述數據類型變量可操作以定義要寫入所述DUT的數據的模型，并且其中所述數據的模型選自包括如下項的組：偽隨機、依序、隨機。

8.根據權利要求7所述的方法，其中所述數據類型變量還可操作以定義要寫入所述DUT的數據的源，并且其中所述源選自包括如下項的組：模型生成器電路、存儲模塊。

9.根據權利要求1所述的方法，其中所述可重配置電路是使用從所述測試儀處理器發送到所述實例化FPGA塊的位流文件進行編程的。

10.根據權利要求1所述的方法，其中所述執行是根據用于與所述DUT通信的高速通信協議進行的，并且其中所述實例化FPGA塊包括被配置為在所述高速通信協議下通信的可重配置協議引擎電路。

11.根據權利要求11所述的方法，還包括：

使用所述高速通信協議將所述至少一個分組從所述實例化FPGA塊路由到所述DUT；以及

對所述DUT執行來自所述至少一個分組中的每一個的對應命令。

12.一種自動測試設備(ATE)裝置，包括：

系統控制器，該系統控制器通信地耦接至測試儀處理器，其中所述系統控制器可操作以將用于執行自動測試的指令發送到所述測試儀處理器，并且其中所述指令包括用于描述符模塊的參數；以及

實例化FPGA塊，該實例化FPGA塊耦接至所述測試儀處理器，其中所述測試儀處理器可操作以將用于實現所述描述符模塊的可重配置電路編程到所述實例化FPGA塊上，其中所述可重配置電路包括：

第一狀態機，其可操作以解釋來自所述描述符模塊的所述參數，其中所述參數控制對耦接至所述實例化FPGA塊的DUT的多個測試操作的執行；

第二狀態機，其可操作以根據所述參數構造至少一個分組，其中所述至少一個分組中的每一個均包括對在所述DUT上執行測試操作的命令；以及

第三狀態機，其可操作以執行與所述DUT的通信協議，以將所述至少一個分組路由至所述DUT。

13.根據權利要求12所述的裝置，其中所述參數包括塊尺寸變量，并且其中所述塊尺寸變量可操作以定義要寫入所述DUT或從所述DUT讀取的塊的尺寸。

14.根據權利要求12所述的裝置，其中所述參數包括命令類型變量，并且其中所述命令類型變量可操作以定義對于所述至少一個分組中的每一個的命令。

15.根據權利要求12所述的裝置，其中所述參數包括地址變量，并且其中所述地址變量可操作以定義所述DUT上的用于執行對所述DUT的所述多個測試操作的起始地址。