[發明專利]可編程邏輯電路中硬件加速器鏡像的測試與修復

在審

• 申請號: 201380073319.0
• 申請日: 2013-02-19
• 公開（公告）號: CN105009005A
• 公開（公告）日: 2015-10-28
• 發明（設計）人: E·克魯格里克
• 申請（專利權）人: 英派爾科技開發有限公司
• 主分類號: G05B19/05
• 分類號: G05B19/05
• 代理公司: 北京市鑄成律師事務所 11313
• 代理人: 孟銳

1.一種在包括多個可編程邏輯電路且被配置為運行應用的處理器中管理所述多個可編程邏輯電路的操作的方法，所述方法包括：

將與所述應用相關聯的一個或多個輸入提供給用與所述應用相關聯的加速器程序編程的所述處理器的第一可編程邏輯電路；

監控由于所述第一可編程邏輯電路利用與所述應用相關聯的所述一個或多個輸入的所述加速器程序的操作所得到的來自所述第一可編程邏輯電路的輸出，其中來自所述第一可編程邏輯電路的所述輸出由所述處理器用來運行所述應用；

將與所述應用相關聯的所述一個或多個輸入提供給用所述加速器程序編程的所述處理器的第二可編程邏輯電路；

監控由于所述第二可編程邏輯電路利用與所述應用相關聯的所述一個或多個輸入的所述加速器程序的操作所得到的來自所述第二可編程邏輯電路的輸出；

將來自所述第一可編程邏輯電路的輸出與來自所述第二可編程邏輯電路的輸出進行比較；

基于對來自所述第一可編程邏輯電路的輸出與來自所述第二可編程邏輯電路的輸出的所述比較，確定已經用所述加速器程序編程的所述第一可編程邏輯電路和已經用所述加速器程序編程的所述第二可編程邏輯電路中的至少一個的操作狀況；以及

存儲所確定的操作狀況。

2.如權利要求1所述的方法，還包括：在確定所述第二可編程邏輯電路的操作狀態之后，用不同的加速器程序對所述第一可編程邏輯電路編程。

3.如權利要求2所述的方法，其中所述應用包括第一應用，并且所述不同的加速器程序與正在由所述處理器運行的第二應用相關聯。

4.如權利要求1所述的方法，其中，在所述第二可編程邏輯電路具有與所述第一可編程邏輯電路相同的邏輯狀態之后，來自所述第二可編程邏輯電路的輸出用來運行所述應用。

5.如權利要求4所述的方法，其中將來自所述第一可編程邏輯電路的輸出與來自所述第二可編程邏輯電路的輸出進行比較包括：確定所述第二可編程邏輯電路的邏輯狀態。

6.如權利要求4所述的方法，還包括：通過向所述第二可編程邏輯電路提供與提供給所述第一可編程邏輯電路的輸入相同的數量的輸入，使所述第二可編程邏輯電路處于與所述第一可編程邏輯電路相同的邏輯狀態。

7.如權利要求1所述的方法，其中在檢測到包括所述處理器的計算設備與在所述計算設備之外的電源耦合后，執行將所述一個或多個輸入提供給所述第二可編程邏輯電路。

8.如權利要求1所述的方法，其中在所述處理器確定已經發生了與所述應用相關聯的錯誤之后，開始將所述一個或多個輸入提供給所述第二可編程邏輯電路。

9.如權利要求1所述的方法，還包括：在確定來自所述第一可編程邏輯電路的輸出與來自所述第二可編程邏輯電路的輸出不匹配之后，將所確定的所述第一可編程邏輯電路的操作狀況指定為使用無效。

10.如權利要求9所述的方法，還包括：對所述第一可編程邏輯電路執行額外測試。

11.如權利要求1所述的方法，還包括：利用來自所述第二可編程邏輯電路的輸出來運行所述應用。

12.如權利要求1所述的方法，還包括：在將所述一個或多個輸入提供給所述第二可編程邏輯電路之前，從多個可編程邏輯電路中選擇所述第二可編程邏輯電路，所述選擇基于所述第二可編程邏輯電路已被重新編程的次數。