[發明專利]晶格失配異質外延膜

有效

• 申請號: 201380061008.2
• 申請日: 2013-06-27
• 公開（公告）號: CN104871290B
• 公開（公告）日: 2017-07-18
• 發明（設計）人: B·舒-金;V·H·勒;R·S·周;S·達斯古普塔;G·杜威;N·戈埃爾;J·T·卡瓦列羅斯;M·V·梅茨;N·慕克吉;R·皮拉里塞泰;W·拉赫馬迪;M·拉多薩夫列維奇;H·W·田;N·M·澤利克
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L21/20
• 分類號: H01L21/20;H01L29/78;H01L21/336
• 代理公司: 永新專利商標代理有限公司72002
• 代理人: 林金朝,王英

背景技術

可以通過發展例如單質硅(Si)襯底上的高品質III-V族半導體或Si襯底上的IV族半導體來使各種電子和光電器件成為可能。能夠獲得III-V或IV材料的性能優勢的表面層可以主導各種高性能電子器件，例如由諸如但不限于銻化銦(InSb)、砷化銦(InAs)、鍺(Ge)和硅鍺(SiGe)之類的極高遷移率材料制造的CMOS和量子阱(QW)晶體管。諸如激光器、探測器和光伏器件之類的光學器件也可以由各種其它直接帶隙材料制造，例如但不限于砷化鎵(GaAs)和銦鎵砷(InGaAs)。由于使用Si襯底具有減小成本的額外優勢，因此可以通過將這些器件與傳統Si器件單片集成來進一步增強這些器件。

然而III-V和IV材料在Si襯底上的生長呈現許多挑戰。晶體缺陷由III-V半導體外延(EPI)層與Si半導體襯底之間或者IV半導體EPI層與Si半導體襯底之間的晶格失配、極性與非極性失配、以及熱失配產生。當EPI層與襯底之間的晶格失配超過幾個百分比時，由失配引起的應變變得太大并且通過使EPI膜松弛來在EPI層中產生缺陷。一旦膜厚度大于臨界厚度(即，膜在該厚度以下時完全應變并且在超過該厚度時部分松弛)，通過在膜與襯底的界面處以及在EPI膜中創建錯配位錯來使應變松弛。EPI晶體缺陷可以是線位錯、堆疊缺陷和孿晶的形式。許多缺陷，尤其是線位錯和孿晶，傾向于傳播到制造半導體器件的“器件層”中。通常，缺陷產生的嚴重性和III-V半導體與Si襯底之間或者IV半導體與Si襯底之間的晶格失配的量相關。

附圖說明

根據所附權利要求、一個或多個示例性實施例的以下具體實施方式、以及相對應的附圖將使本發明的實施例的特征和優點變得顯而易見，附圖中：

圖1(a)-(e)描繪了本發明的實施例中的水平異質結構。

圖2(a)-(c)描繪了本發明的實施例中的垂直異質結構。

圖3(a)-(b)描繪了本發明的實施例中的垂直異質結構。

圖4(a)-(b)描繪了本發明的實施例中的垂直異質結構。

圖5描繪了本發明的實施例中的垂直異質結構。

圖6包括本發明的實施例中的水平異質結構相關方法。

圖7包括本發明的實施例中的垂直異質結構相關方法。

圖8包括本發明的實施例中的垂直異質結構相關方法。

具體實施方式

在以下描述中，闡述了許多具體細節，但可以在沒有這些具體細節的情況下實踐本發明的實施例。并未詳細示出公知的電路、結構和技術以避免使該描述難以理解。“實施例”、“各種實施例”等指示如此描述的(多個)實施例可以包括特定特征、結構或特性，但不一定每個實施例都包括這些特定特征、結構或特性。一些實施例可以具有針對其它實施例所描述的特征中的一些、全部或沒有這些特征。“第一”、“第二”、“第三”等描述共同的對象并且指示相似對象的不同實例被提及。這種形容詞不暗示所描述的對象必須采用時間上、空間上的給定順序、排名或任何其它方式。“連接”可以指示元件彼此直接物理或電接觸，并且“耦合”可以指示元件彼此配合或相互作用，但它們可能或可能不直接物理或電接觸。并且，盡管相似或相同的附圖標記可以用于表明不同附圖中的相同或相似的部件，但這樣做并不表示包括相似或相同附圖標記的所有附圖構成單個或相同實施例。

晶格失配構造的常規技術包括沉積厚緩沖層(例如，0.5或更多微米厚)，緩沖層橋接襯底與感興趣層(包括III-V材料等的器件層)之間的晶格常數差。在這種常規技術中，復雜的退火和成分分級工藝用于在厚緩沖層內使缺陷“彎曲”到彼此中，因此缺陷消失。許多厚緩沖層技術是耗時、昂貴的、包括不期望的緩沖層表面粗糙度，并且最小缺陷密度仍然很高。

另一種常規技術包括縱橫比捕獲(ART)。ART基于以特定角度向上傳播的線位錯。在ART中，溝槽被制作有足夠高的縱橫比，以使缺陷終止于溝槽的側壁上，并且終止處上方的任何層無缺陷。