[發(fā)明專利]用于穿硅通孔的平臺結構

有效

• 申請?zhí)枺?/td>: 201380060834.5
• 申請日: 2013-12-18
• 公開（公告）號: CN104838495B
• 公開（公告）日: 2019-03-29
• 發(fā)明（設計）人: C·M·佩爾托;R·A·布雷恩;K·J·李;G·S·萊瑟曼
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L23/48
• 分類號: H01L23/48
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 林金朝;王英

1.一種集成電路(IC)封裝組件，所述組件包括：

具有第一表面和與所述第一表面相對的第二表面的半導體襯底；

設置在所述半導體襯底的所述第一表面上的器件層，所述器件層包括一個或多個晶體管器件；

設置在所述器件層上的互連層，所述互連層包括多個互連結構；以及

設置在所述第一表面與所述第二表面之間的一個或多個穿硅通孔(TSV)，其中，所述多個互連結構包括：

第一互連結構，其被配置為將電信號路由到所述一個或多個晶體管器件，以及

第二互連結構，其與所述一個或多個穿硅通孔電耦合并且被配置為向所述一個或多個穿硅通孔提供一個或多個對應的平臺結構，

其中，所述第二互連結構包括：

第一溝槽層(MT1)的設置在所述一個或多個穿硅通孔與所述第二互連結構中的至少一些的界面處的溝槽結構；以及

第一通孔層(VA1)的設置在所述界面處的通孔結構，所述第一通孔層設置在所述第一溝槽層上。

2.根據(jù)權利要求1所述的組件，其中：

所述溝槽結構被配置為網(wǎng)格圖案，所述網(wǎng)格圖案具有位于所述溝槽結構之間的區(qū)域；并且

所述通孔結構至少部分地設置在所述溝槽結構之間的所述區(qū)域中。

3.根據(jù)權利要求1-2中的任一項所述的組件，其中：

所述溝槽結構中的各個溝槽結構的寬度為從50nm到150nm；并且

所述一個或多個穿硅通孔中的穿硅通孔的寬度大于1000nm。

4.根據(jù)權利要求1-2中的任一項所述的組件，其中，所述第二互連結構還包括第二溝槽層(MT2)的設置在所述第一通孔層的所述通孔結構上的溝槽結構，所述第二溝槽層設置在所述第一通孔層上；并且

其中，所述第一互連結構包括所述第一溝槽層的未被設置在所述界面處的溝槽結構。

5.根據(jù)權利要求1-2中的任一項所述的組件，其中：

所述第一溝槽層被設置成與所述互連層的其它溝槽層相比最接近所述器件層；并且

所述器件層包括設置在所述一個或多個晶體管器件與所述一個或多個穿硅通孔之間的一個或多虛設晶體管器件。

6.根據(jù)權利要求1-2中的任一項所述的組件，其中，所述第一互連結構和所述第二互連結構包括銅(Cu)，所述一個或多個穿硅通孔包括銅并且所述半導體襯底包括硅(Si)，所述組件還包括：

設置在所述一個或多個穿硅通孔的銅與所述半導體襯底的硅之間的電絕緣層；以及

設置在所述一個或多個穿硅通孔的銅與所述半導體襯底的硅之間的阻擋層，其中，所述電絕緣層包括氧化物或氮化物材料，并且所述阻擋層包括氮化鈦(TiN)或氮化鉭(TaN)。

7.一種制造具有用于穿硅通孔(TSV)的平臺結構的管芯的方法，所述方法包括：

提供具有第一表面和與所述第一表面相對的第二表面的半導體襯底；

在所述半導體襯底的所述第一表面上形成器件層，所述器件層包括一個或多個晶體管器件；

在所述器件層上形成互連層，所述互連層包括被配置為將電信號路由到所述一個或多個晶體管器件的第一互連結構、以及被配置為向一個或多個對應的穿硅通孔(TSV)提供一個或多個平臺結構的第二互連結構；以及

在所述第一表面與所述第二表面之間形成一個或多個穿硅通孔(TSV)，其中，所述第二互連結構與所述一個或多個穿硅通孔電耦合，并包括：

第一溝槽層(MT1)的設置在所述一個或多個穿硅通孔與所述第二互連結構中的至少一些的界面處的溝槽結構；以及

第一通孔層(VA1)的設置在所述界面處的通孔結構，所述第一通孔層設置在所述第一溝槽層上。

8.根據(jù)權利要求7所述的方法，其中，形成所述器件層包括：

在要形成所述一個或多個穿硅通孔的區(qū)域中形成一個或多個虛設晶體管器件。