[發(fā)明專利]具有提升輻射抗擾度的集成電路

在審

• 申請?zhí)枺?/td>: 201380060831.1
• 申請日: 2013-11-25
• 公開（公告）號: CN104885220A
• 公開（公告）日: 2015-09-02
• 發(fā)明（設(shè)計）人: 普拉佛·賈恩;詹姆士·卡普;麥克·J·哈特
• 申請（專利權(quán)）人: 吉林克斯公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/11;G11C11/412
• 代理公司: 北京銀龍知識產(chǎn)權(quán)代理有限公司 11243
• 代理人: 許靜;安利霞

技術(shù)領(lǐng)域

實施例通常涉及集成電路，且確切地說，涉及具有提升輻射抗擾度的集成電路及形成集成電路的方法。

背景技術(shù)

集成電路為電子裝置的重要元件。然而，集成電路的操作可受輻射沖擊影響。隨著集成電路的電路元件的尺寸的減小，存儲于集成電路中的數(shù)據(jù)更有可能被輻射沖擊損壞，所述輻射沖擊常常被稱作單粒子翻轉(zhuǎn)(SEU)撞擊。此些輻射沖擊可改變或“翻轉(zhuǎn)”存儲于存儲器元件中的數(shù)據(jù)。損壞的數(shù)據(jù)可能影響集成電路的性能。在一些情況下，損壞的數(shù)據(jù)可使得集成電路不可用，直到在存儲器中恢復(fù)正確數(shù)據(jù)為止。雖然存在既檢測又校正數(shù)據(jù)誤差而不必重新加載整個存儲器的技術(shù)，但此些技術(shù)具有顯著限制。

輻射沖擊產(chǎn)生少數(shù)載流子，其可翻轉(zhuǎn)集成電路的某些區(qū)中的電荷濃度。吸收在SEU撞擊期間產(chǎn)生的少數(shù)載流子的常規(guī)技術(shù)依賴于具有高重組率的“埋層”。然而，展示了此層導(dǎo)致相反結(jié)果的實驗。也就是說，SEU速率因高摻雜P+埋層排斥少數(shù)載流子或電荷(例如p襯底中的電子)而增加。因此，解決SEU撞擊的影響的常規(guī)方法未能防止不合需要的數(shù)據(jù)損失。

發(fā)明內(nèi)容

描述具有提升輻射抗擾度的集成電路。集成電路包括襯底；形成于襯底上且具有存儲器單元的N型晶體管的P阱；及形成于襯底上且具有存儲器單元的P型晶體管的N阱；其中N阱具有用于容納P型晶體管的最小尺寸。

根據(jù)替代實施例，具有提升輻射抗擾度的集成電路包括襯底；形成于襯底上且具有存儲器單元的具有冗余節(jié)點的N型晶體管的P阱；及形成于襯底上且具有存儲器單元的P型晶體管的N阱；其中與第一對冗余節(jié)點相關(guān)聯(lián)的N型晶體管由與第二對冗余節(jié)點相關(guān)聯(lián)的N型晶體管分離。

形成具有提升輻射抗擾度的集成電路的方法包括提供襯底；在襯底上形成P阱，P阱具有存儲器單元的N型晶體管；及在襯底上形成N阱，N阱具有存儲器單元的P型晶體管；其中與第一對冗余節(jié)點相關(guān)聯(lián)的N型晶體管由與第二對冗余節(jié)點相關(guān)聯(lián)的N型晶體管分離。

附圖說明

圖1為集成電路的截面圖；

圖2為6晶體管存儲器單元的電路圖；

圖3為8晶體管存儲器單元的電路圖；

圖4為具有減小大小的N阱的圖2的電路的俯視圖；

圖5為具有減小大小的N阱及P抽頭的圖2的電路的俯視圖；

圖6為圖5的集成電路的截面圖；

圖7為12T存儲器元件的電路圖；

圖8為具有減小大小的N阱的圖7的電路的俯視圖；

圖9為具有提供提升輻射抗擾度的晶體管的預(yù)定布置的圖7的電路的俯視圖；

圖10為根據(jù)圖9的布置且進一步具有減小大小的N阱的圖7的電路的俯視圖；

圖11為根據(jù)圖10的布置且具有N阱的另一減小大小的圖7的電路的俯視圖；

圖12為根據(jù)圖11的布置且進一步具有N阱中的P型晶體管的預(yù)定布置的圖7的電路的俯視圖；

圖13為展示存儲器陣列中的p抽頭的集成電路的俯視圖；

圖14為展示根據(jù)替代布置的存儲器陣列中的p抽頭的集成電路的俯視圖；

圖15A到15D為展示圖6的存儲器陣列的存儲器單元的形成的一系列截面圖；

圖16為用于編程具有可編程資源的裝置的系統(tǒng)的框圖；

圖17為可實施圖2到15的電路的具有可編程資源的裝置的框圖；

圖18為圖17的裝置的可配置邏輯元件的框圖；

圖19為展示實施集成電路的方法的流程圖，及

圖20為展示形成集成電路的方法的流程圖。

具體實施方式

首先轉(zhuǎn)而參看圖1，展示集成電路的截面圖。圖1的集成電路包括p型晶片102及p外延(p-epi)層104。p阱106及n阱108形成于p外延層104中。晶體管元件形成于p阱106及n阱108中。確切地說，p阱106中的第一晶體管包括源極區(qū)110、漏極區(qū)112及柵極114，如圖所示。n阱108中的第二晶體管包括源極區(qū)116、漏極區(qū)118及柵極120。圖1的晶體管是作為實例展示，且可以用于例如存儲器單元中。然而，如將在下文更詳細地描述，對集成電路作出各種提升以防止不合需要的少數(shù)電荷改變存儲器元件的存儲狀態(tài)。