[發(fā)明專利]具有提升輻射抗擾度的集成電路

在審

• 申請(qǐng)?zhí)枺?/td>: 201380060831.1
• 申請(qǐng)日: 2013-11-25
• 公開（公告）號(hào): CN104885220A
• 公開（公告）日: 2015-09-02
• 發(fā)明（設(shè)計(jì)）人: 普拉佛·賈恩;詹姆士·卡普;麥克·J·哈特
• 申請(qǐng)（專利權(quán)）人: 吉林克斯公司
• 主分類號(hào): H01L27/02
• 分類號(hào): H01L27/02;H01L27/11;G11C11/412
• 代理公司: 北京銀龍知識(shí)產(chǎn)權(quán)代理有限公司 11243
• 代理人: 許靜;安利霞

1.一種具有提升輻射抗擾度的集成電路，所述集成電路包括：

襯底；

形成于所述襯底上且具有存儲(chǔ)器單元的具有冗余節(jié)點(diǎn)的N型晶體管的P阱；及

形成于所述襯底上且具有所述存儲(chǔ)器單元的P型晶體管的N阱；

其中與第一對(duì)節(jié)點(diǎn)相關(guān)聯(lián)的N型晶體管由與第二對(duì)節(jié)點(diǎn)相關(guān)聯(lián)的N型晶體管分離。

2.根據(jù)權(quán)利要求1所述的集成電路，其進(jìn)一步包括在所述N阱的第一側(cè)上的第一P抽頭及在所述N阱的第二側(cè)上的第二P抽頭。

3.根據(jù)權(quán)利要求2所述的集成電路，其中所述存儲(chǔ)器單元為12晶體管存儲(chǔ)器單元，且包括在所述N阱的所述第一側(cè)上及在所述N阱的所述第二側(cè)上的N型晶體管，所述集成電路進(jìn)一步包括與所述N阱的所述第一側(cè)上的晶體管相關(guān)聯(lián)的第一字線接點(diǎn)及與所述N阱的所述第二側(cè)上的N型晶體管相關(guān)聯(lián)的第二字線接點(diǎn)。

4.根據(jù)權(quán)利要求1到3中任一權(quán)利要求所述的集成電路，其中所述P型晶體管經(jīng)定位于所述N阱內(nèi)以最大化與第一對(duì)冗余節(jié)點(diǎn)相關(guān)聯(lián)的晶體管之間的距離。

5.根據(jù)權(quán)利要求1到4中任一權(quán)利要求所述的集成電路，其中所述N阱具有用于容納所述P型晶體管的最小尺寸。

6.根據(jù)權(quán)利要求5所述的集成電路，其中通過提供具有最小尺寸的N阱來增加所述存儲(chǔ)器單元的總大小。

7.一種形成具有提升輻射抗擾度的集成電路的方法，所述方法包括：

提供襯底；

在所述襯底上形成P阱，所述P阱具有存儲(chǔ)器單元的N型晶體管；及

在所述襯底上形成N阱，所述N阱具有所述存儲(chǔ)器單元的P型晶體管；

其中與第一對(duì)節(jié)點(diǎn)相關(guān)聯(lián)的N型晶體管由與第二對(duì)節(jié)點(diǎn)相關(guān)聯(lián)的N型晶體管分離。

8.根據(jù)權(quán)利要求7所述的方法，其進(jìn)一步包括在所述N阱之外形成所述存儲(chǔ)器單元的元件，所述元件不需要在由所述N阱定義的區(qū)域內(nèi)。

9.根據(jù)權(quán)利要求7或權(quán)利要求8所述的方法，其中形成所述存儲(chǔ)器單元的所述N阱及所述P阱包括在所述N阱與所述P阱中的所述N型晶體管之間形成具有P抽頭的6晶體管存儲(chǔ)器單元。

10.根據(jù)權(quán)利要求7到9中任一權(quán)利要求所述的方法，其進(jìn)一步包括在由所述N阱定義的所述區(qū)域之外形成電力跡線。

11.根據(jù)權(quán)利要求7到10中任一權(quán)利要求所述的方法，其中形成所述存儲(chǔ)器單元的所述N阱及P阱包括形成12晶體管存儲(chǔ)器單元，所述12晶體管存儲(chǔ)器單元包括在所述N阱的第一側(cè)上的第一P抽頭及在所述N阱的與所述N阱的所述第一側(cè)相反的第二側(cè)上的第二P抽頭。

12.根據(jù)權(quán)利要求11所述的方法，其中形成所述12晶體管存儲(chǔ)器單元包括形成在所述N阱的所述第一側(cè)上及在所述N阱的所述第二側(cè)上的N型晶體管，且所述方法進(jìn)一步包括形成在所述N阱的所述第一側(cè)上的第一字線接點(diǎn)及在所述N阱的所述第二側(cè)上的第二字線接點(diǎn)。

13.根據(jù)權(quán)利要求11或權(quán)利要求12所述的方法，其進(jìn)一步包括形成定位于由所述N阱定義的所述區(qū)域之外的電力跡線。

14.一種具有提升輻射抗擾度的集成電路，所述集成電路包括：

襯底；

形成于所述襯底上且具有存儲(chǔ)器單元的N型晶體管的P阱；及

形成于所述襯底上且具有所述存儲(chǔ)器單元的P型晶體管的N阱；

其中所述N阱具有用于容納所述P型晶體管的最小尺寸。

15.根據(jù)權(quán)利要求14所述的集成電路，其中電力跡線定位于由所述N阱定義的區(qū)域之外。