[發(fā)明專利]具有數(shù)據(jù)保留分區(qū)的閃速存儲(chǔ)器

有效

• 申請(qǐng)?zhí)枺?/td>: 201380055341.2
• 申請(qǐng)日: 2013-10-15
• 公開（公告）號(hào): CN104769678B
• 公開（公告）日: 2019-10-01
• 發(fā)明（設(shè)計(jì)）人: N.N.揚(yáng);C.N.Y.阿維拉;S.T.斯普勞斯
• 申請(qǐng)（專利權(quán)）人: 桑迪士克科技有限責(zé)任公司
• 主分類號(hào): G11C16/04
• 分類號(hào): G11C16/04;G11C16/34
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 萬里晴

一種NAND閃速存儲(chǔ)器芯片包括在相同的存儲(chǔ)器陣列中的：具有較小的存儲(chǔ)器單元的第一分區(qū)，所述較小的存儲(chǔ)器單元具有較小的電荷存儲(chǔ)元件；以及具有較大的存儲(chǔ)器單元的第二分區(qū)，所述較大的存儲(chǔ)器單元具有較大的電荷存儲(chǔ)元件。根據(jù)數(shù)據(jù)的特性、或者期望的特性選擇數(shù)據(jù)以存儲(chǔ)在第一或者第二分區(qū)中。

技術(shù)領(lǐng)域

本發(fā)明一般地涉及閃速EEPROM(電可擦可編程只讀存儲(chǔ)器)類型的非易失性半導(dǎo)體存儲(chǔ)器、它們的形成、結(jié)構(gòu)以及用途，并且具體地涉及一種NAND閃速存儲(chǔ)器單元陣列，所述NAND閃速存儲(chǔ)器單元陣列包括相比于陣列的其它部分具有更高的數(shù)據(jù)保留(retention)的分區(qū)。

背景技術(shù)

有許多當(dāng)今正使用的商業(yè)上成功的非易失性存儲(chǔ)器產(chǎn)品，特別是以使用閃速EEPROM單元的陣列的小外形的卡的形式。圖1中示出了閃速存儲(chǔ)器系統(tǒng)的示例，其中存儲(chǔ)器單元陣列1連同諸如列控制電路2、行控制電路3、數(shù)據(jù)輸入/輸出電路6等的各種外圍電路一起被形成在存儲(chǔ)器芯片12上。

一種流行的閃速EEPROM架構(gòu)利用NAND陣列，其中大量串的存儲(chǔ)器單元通過單獨(dú)的位線和參考電位之間的一個(gè)或多個(gè)選擇晶體管連接。這樣的陣列的一部分在圖2A的平面圖中被示出。BL0-BL4表示與全局垂直金屬位線(未示出)的擴(kuò)散的(diffused)位線連接。盡管在每個(gè)串中示出了四個(gè)浮置柵極存儲(chǔ)器單元，單獨(dú)的串在一列中通常包括16、32或者更多存儲(chǔ)器單元電荷存儲(chǔ)元件、諸如浮置柵極。標(biāo)記為WL0-WL3的控制柵極(字)線和串選擇線DSL和SSL在浮置柵極的行之上延伸跨過多個(gè)串。控制柵極線和串選擇線由多晶硅(多晶硅層2，或者“poly2，”在圖2B中被標(biāo)記為P2，所述圖2B為沿圖2A的線A–A的截面)形成。浮置柵極也由多晶硅(多晶硅層1，或者“poly1，”標(biāo)記為P1)形成。控制柵極線通常在浮置柵極之上形成為自對(duì)齊堆疊，并且如圖2B所示，通過中間的介電層19(也被稱為“多晶硅間電介質(zhì)”或者“IPD”)相互電容性地耦合。浮置柵極和控制柵極之間的該電容性的耦合允許通過增加耦合到浮置柵極的控制柵極上的電壓而升高浮置柵極的電壓。在一列中的單獨(dú)的單元通過在編程期間使在串中的剩余單元的硬導(dǎo)通(hard turn on)而被讀取和驗(yàn)證，通過在其各自的字線上置入相對(duì)較高的電壓并且在一個(gè)選擇的字線上置入相對(duì)較低的電壓，使得流過每個(gè)串的電流主要地僅依賴于在選擇的字線之下的編址的單元中存儲(chǔ)的電荷的水平來進(jìn)行該硬導(dǎo)通。通常并行地對(duì)大量串感測(cè)電流，從而沿浮置柵極的行并行地讀取電荷水平狀態(tài)。NAND存儲(chǔ)器單元陣列架構(gòu)及其操作的示例可以在美國(guó)專利No.5,570,315、5,774,397、6,046,935和7,951,669中找到。

非易失性存儲(chǔ)器器件還從具有用于存儲(chǔ)電荷的介電層的存儲(chǔ)器單元中制造。代替之前描述的導(dǎo)電浮置柵極元件，使用了介電層。利用介電存儲(chǔ)元件的這樣的存儲(chǔ)器器件已經(jīng)由Eitan等人在IEEE電子器件報(bào)，第21卷、11號(hào)、2000年11月、pp.543-545的“NROM：ANovelLocalized Trapping,2-Bit Nonvolatile Momery Cell”中描述。ONO介電層延伸跨過源極和漏極擴(kuò)散之間的溝道。用于一個(gè)數(shù)據(jù)位的電荷被局限在與漏極相鄰的介電層中，并且用于其它數(shù)據(jù)位的電荷被局限在與源極相鄰的介電層中。例如，美國(guó)專利No.5,768,192和6,011,725公開了具有夾在兩個(gè)二氧化硅層之間的捕獲電介質(zhì)的非易失性存儲(chǔ)器單元。通過分開讀取在電介質(zhì)中空間上分隔的電荷存儲(chǔ)區(qū)域的二進(jìn)制狀態(tài)來實(shí)現(xiàn)多狀態(tài)數(shù)據(jù)存儲(chǔ)。

像所有的集成電路一樣，存儲(chǔ)器陣列傾向于從一代到下一代具有越來越小的尺寸。這導(dǎo)致了許多問題。在使用電荷存儲(chǔ)元件的存儲(chǔ)器單元中的一個(gè)問題是，較小的單元通常具有較短的數(shù)據(jù)保留時(shí)間。隨著尺寸越來越小，所述問題通常變得越來越尖銳。因此，有對(duì)具有高數(shù)據(jù)保留和高存儲(chǔ)器單元耐受力的NAND閃速存儲(chǔ)器陣列的需求。

發(fā)明內(nèi)容