[發明專利]半導體裝置及其制造方法

在審

• 申請號: 201380054059.2
• 申請日: 2013-10-17
• 公開（公告）號: CN104718627A
• 公開（公告）日: 2015-06-17
• 發明（設計）人: 丸井俊治;林哲也;山上滋春;倪威;江森健太
• 申請（專利權）人: 日產自動車株式會社
• 主分類號: H01L29/861
• 分類號: H01L29/861;H01L29/06;H01L29/47;H01L29/868;H01L29/872
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 劉曉迪

1.一種半導體裝置，其特征在于，具備：

半導體基體；

第一導電型的漂移區域，其在上部的一部分具有槽，配置在所述半導體基體的第一主面上；

第二導電型的電場緩和區域，其僅配置在所述槽底部中除了中央部以外的角部的周圍；

陽極電極，其被埋入所述槽中；

陰極電極，其配置在所述半導體基體的與所述第一主面相對的第二主面上。

2.如權利要求1所述的半導體裝置，其特征在于，

覆蓋所述槽的側面而配置有所述電場緩和區域。

3.一種半導體裝置的制造方法，其特征在于，

在半導體基體的第一主面上形成第一導電型的漂移區域，

通過離子注入，在所述漂移區域的上部的一部分選擇性地形成第二導電型的電場緩和區域，

將周圍由所述電場緩和區域包圍的所述漂移區域及所述電場緩和區域的內側部分進行蝕刻而在所述漂移區域的上部的一部分形成側面由所述電場緩和區域包圍的槽，

埋入所述槽而在所述漂移區域上形成陽極電極，

在所述半導體基體的與所述第一主面相對的第二主面上形成陰極電極。

4.如權利要求3所述的半導體裝置的制造方法，其特征在于，

形成所述槽的工序包含如下步驟：

形成具有使周圍由所述電場緩和區域包圍的所述漂移區域的表面和所述電場緩和區域的表面露出的開口部的蝕刻掩模，

沿著所述蝕刻掩模的開口部形成側壁，以使端部位于所述電場緩和區域上，

以所述蝕刻掩模和所述側壁為掩模對所述漂移區域及所述電場緩和區域的內側部分進行蝕刻。

5.如權利要求3或4所述的半導體裝置的制造方法，其特征在于，

在形成所述槽后，將在所述槽的側面露出的所述電場緩和區域氧化而形成犧牲氧化膜，

通過蝕刻除去所述犧牲氧化膜，僅在所述槽底部的角部殘留所述電場緩和區域。

6.如權利要求3所述的半導體裝置的制造方法，其特征在于，

形成所述槽是為了對在所述槽的側面露出的所述電場緩和區域進行蝕刻，而以所述槽的側面相對于底面具有錐形的方式形成所述槽。

7.一種半導體裝置的制造方法，其特征在于，

在半導體基體的第一主面上形成第一導電型的漂移區域，

在所述漂移區域上部的一部分形成槽，

僅在所述槽底部中除了中央部以外的角部的周圍形成第二導電型的電場緩和區域，

埋入所述槽而在所述漂移區域上形成陽極電極，

在所述半導體基體的與所述第一主面相對的第二主面上形成陰極電極。

8.如權利要求7所述的半導體裝置的制造方法，其特征在于，

在形成所述槽時，使用在所述槽的底部形成微型溝的蝕刻條件，

形成所述電場緩和區域的工序包含如下步驟：

通過離子注入，在所述槽的內面形成所述電場緩和區域，

通過蝕刻除去在所述槽的側面和底面露出的所述電場緩和區域，僅在所述槽底部的角部殘留所述電場緩和區域。

9.如權利要求8所述的半導體裝置的制造方法，其特征在于，

僅在所述槽底部的角部殘留所述電場緩和區域的工序包含如下步驟：

將在所述槽的側面和底面露出的所述電場緩和區域氧化而形成犧牲氧化膜，

蝕刻除去所述犧牲氧化膜。

10.如權利要求7所述的半導體裝置的制造方法，其特征在于，

形成所述電場緩和區域的工序通過從相對于所述漂移區域的表面傾斜的方向向所述槽底部的角部及側面注入離子，從而在所述槽底部的除了中央部以外的所述角部及所述側面形成所述電場緩和區域。

11.一種半導體裝置的制造方法，其特征在于，

在半導體基體的第一主面上形成第一導電型的漂移區域，

在所述漂移區域上部的一部分形成槽，

在所述槽的側面上形成側壁，

埋入形成有所述側壁的槽的內部而形成陽極電極，

除去所述側壁，

通過向所述槽的側面與所述陽極電極之間進行離子注入，從而僅在所述槽底部中的角部周圍形成第二導電型的電場緩和區域，

在所述半導體基體的與所述第一主面相對的第二主面上形成陰極電極。

12.一種半導體裝置的制造方法，其特征在于，

在半導體基體的第一主面上形成第一導電型的漂移區域，

在所述漂移區域上部的一部分形成槽，

僅在所述槽底部中的角部的周圍形成第二導電型的電場緩和區域，

在所述槽的內部及所述漂移區域上形成陽極電極，

通過離子注入向所述陽極電極的埋入所述槽內部的區域摻雜第二導電型雜質，

在形成有所述槽的區域的剩余區域中，通過離子注入向形成于所述漂移區域上的所述陽極電極中摻雜第一導電型雜質，

在所述半導體基體的與所述第一主面相對的第二主面上形成陰極電極。