[發(fā)明專利]虛擬GPIO

在審

• 申請?zhí)枺?/td>: 201380053473.1
• 申請日: 2013-10-15
• 公開（公告）號: CN104737148A
• 公開（公告）日: 2015-06-24
• 發(fā)明（設計）人: L·米希拉;M·普拉薩德
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 袁逸

相關申請

本申請要求于2012年10月15日遞交的美國臨時申請No.61/714,118的權益，其內(nèi)容通過引用完全被納入于此。

技術領域

本申請涉及通用輸入/輸出(GPIO)，并且尤其涉及配置成將一對引腳用作虛擬GPIO引腳的集成電路。

背景技術

通用輸入/輸出(GPIO)使得集成電路設計者能夠提供可以為特定應用定制的通用引腳。例如，取決于用戶需要，GPIO引腳可以被編程為輸出引腳或者輸出引腳。GPIO模塊或者外圍設備通常會控制基于接口要求而能變動的引腳群。因為GPIO引腳的可編程性，它們一般被包括在微處理器和微控制器應用中。例如，移動設備中的應用處理器可以使用數(shù)個GPIO引腳來進行握手信令，諸如進行與調(diào)制解調(diào)器處理器的處理器間通信(IPC)。

對于此類握手信令，若邊帶信號必須既被處理器發(fā)射又被其接收，那么該邊帶信號可以被視為是“對稱”的。若有n個對稱的邊帶信號需要被交換，那么每個處理器要求n*2個GPIO(一個GPIO發(fā)射給定信號并且一個GPIO接收該信號)。例如，調(diào)制解調(diào)器處理器與應用處理器之間的對稱IPC接口可以包括五個信號，其轉譯成結果所得的IPC信令需要10個GPIO引腳。IPC通信需要如此之多的GPIO引腳增加了制造成本。此外，為IPC投入過多的GPIO限制了GPIO對其他系統(tǒng)級外圍接口的可用性。該問題不能夠通過將IPC通信移到處理器之間的主數(shù)據(jù)總線上來得到解決，因為如此就違反了特定角點條件。

相應地，本領域中存在對能夠容適眾多輸入/輸出信號，而不要求過多數(shù)目的引腳的GPIO架構的需求。

概述

提供了一種用于在各自具有處理器的兩個集成電路之間進行通信的虛擬GPIO架構。每個集成電路還包括用于使用一組信號與遠程處理器通信的GPIO接口。該組信號包括一組GPIO信號和一組虛擬GPIO信號。每個集成電路由此包括對應于該組GPIO信號的一組GPIO引腳。

與該組GPIO信號形成對比的是，該組虛擬GPIO信號并不在GPIO引腳上被發(fā)射。替換地，每個集成電路使用專用發(fā)射引腳和專用接收引腳來傳送和接收該組虛擬GPIO信號。鑒于此，該組虛擬GPIO信號包括發(fā)射集和接收集。每個集成電路中的有限狀態(tài)機(FSM)配置成通過該專用發(fā)射引腳向遠程處理器串行地傳送該發(fā)射集。該有限狀態(tài)機進一步配置成在該專用接收引腳上從該遠程處理器串行地接收虛擬GPIO信號的該接收集。

該處理器向該GPIO接口提供第一組信號。從該GPIO接口，該第一組信號的一部分作為第一組GPIO信號在第一組對應GPIO引腳上被傳送到遠程處理器。來自該處理器的該第一組信號的剩余部分由該GPIO接口并行地提供到FSM。該FSM能夠接著將該剩余部分作為虛擬GPIO信號的發(fā)射集在專用發(fā)射引腳上串行地傳送。

該GPIO接口還在第二組對應GPIO引腳上從該遠程處理器接收第二組GPIO信號。此外，該FSM從該遠程處理器串行地接收虛擬GPIO信號的接收集，并且并行地向該GPIO接口提供該接收集。該GPIO接口能夠接著向該處理器提供第二組信號，該第二組信號包括來自該遠程處理器的第二組GPIO信號、以及虛擬GPIO信號的接收集。

用這種方式，該處理器對于其向該GPIO接口提供的第一組信號是否包括任何虛擬GPIO信號是“不置可否”的。類似地，對于該處理器來說，它從該GPIO接口接收到的第二組信號是否包括任何虛擬GPIO信號并沒有功能上的差別。該處理器由此不需要針對其與本文中所公開的虛擬GPIO架構的集成進行任何配置或者重編程。此外，該有限狀態(tài)機獨立于該處理器，因為其并非是由軟件驅(qū)動的。該虛擬GPIO架構由此能夠在該處理器處于休眠模式或以其他方式呈非活躍時獨立地運作，這節(jié)省了功率。

一個處理器中的FSM在由開始位和結束位劃界的幀中傳送虛擬GPIO信號的發(fā)射集。遠程處理器中的FSM由此將所傳送的幀作為其虛擬GPIO信號的接收集來接收。通過監(jiān)視其是否接收到包括了開始位和結束位二者的完整幀，一個處理器的FSM就能夠檢測出該遠程處理器是否發(fā)生了故障。

附圖簡述

圖1是示例虛擬GPIO架構的框圖。

圖2A是其中處理器與單個遠程處理器通信的虛擬GPIO架構的高級框圖。

圖2B是其中處理器與兩個遠程處理器通信的虛擬GPIO架構的高級框圖。

圖3是虛擬GPIO有限狀態(tài)機的框圖。

圖4解說了虛擬GPIO幀的傳送與接收之間的時序關系。