[發明專利]虛擬GPIO

在審

• 申請號: 201380053473.1
• 申請日: 2013-10-15
• 公開（公告）號: CN104737148A
• 公開（公告）日: 2015-06-24
• 發明（設計）人: L·米希拉;M·普拉薩德
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 袁逸

1.一種集成電路，包括：

處理器；

配置成從所述處理器接收第一組信號的GPIO接口；

專用發射引腳；以及

有限狀態機(FSM)，其配置成從所述GPIO接口接收所述第一組信號，并且響應于外部時鐘的循環，在所述專用發射引腳上將所述第一組信號作為虛擬GPIO信號的發射集串行地傳送到遠程處理器。

2.如權利要求1所述的集成電路，其特征在于，進一步包括專用接收引腳，所述FSM進一步配置成響應于所述外部時鐘的循環，在所述專用接收引腳上從所述遠程處理器串行地接收虛擬GPIO信號的接收集，并且向所述GPIO接口提供虛擬GPIO信號的所述接收集。

3.如權利要求1所述的集成電路，其特征在于，進一步包括專用GPIO引腳；其中所述GPIO接口被進一步配置成從所述處理器接收第二組信號并且將所述第二組信號作為GPIO信號通過所述專用GPIO引腳中對應的引腳向所述遠程處理器傳送。

4.如權利要求3所述的集成電路，其特征在于，所述處理器包括應用處理器。

5.如權利要求3所述的集成電路，其特征在于，所述處理器包括調制解調器處理器。

6.如權利要求2所述的集成電路，其特征在于，所述FSM包括并入串出(PISO)移位寄存器和串入并出(SIPO)移位寄存器。

7.如權利要求1所述的集成電路，其特征在于，所述FSM進一步配置成在由開始位和結束位劃界的幀中串行地傳送虛擬GPIO信號的所述發射集。

8.如權利要求2所述的集成電路，其特征在于，所述FSM進一步配置成在由開始位和結束位劃界的幀中串行地接收虛擬GPIO信號的所述接收集。

9.如權利要求8所述的集成電路，其特征在于，所述FSM進一步配置成通過檢測未能接收到所述幀的所述結束位來檢測所述遠程處理器的故障。

10.如權利要求2所述的集成電路，其特征在于，所述FSM被配置成響應于所述外部時鐘的第一時鐘沿來串行地傳送虛擬GPIO信號的所述發射集，并且響應于所述外部時鐘的相反第二時鐘沿來串行地接收虛擬GPIO信號的所述接收集。

11.如權利要求10所述的集成電路，其特征在于，所述第一時鐘沿是上升時鐘沿，并且其中所述第二時鐘沿是下降時鐘沿。

12.如權利要求1所述的集成電路，其特征在于，所述FSM進一步配置成將虛擬GPIO信號的所述發射集的當前狀態與先前狀態進行比較，并且其中所述FSM進一步配置成在所述當前狀態相比于所述先前狀態改變了時串行地傳送所述發射集，所述FSM進一步配置成在所述當前狀態相比于所述先前狀態未改變時維持所述專用發射引腳上的默認邏輯狀態。

13.如權利要求12所述的集成電路，其特征在于，所述FSM進一步配置成在由開始位和結束位劃界的幀中串行地傳送虛擬GPIO信號的所述發射集，并且其中所述開始位具有與所述默認邏輯狀態不同的邏輯狀態。

14.如權利要求13所述的集成電路，其特征在于，所述結束位包括所述默認邏輯狀態。

15.一種方法，包括：

在GPIO接口處，從處理器接收第一組信號，

從所述GPIO接口向有限狀態機(FSM)并行地提供所述第一組信號；并且

在所述FSM中，響應于外部時鐘的循環，在專用發射引腳上將所述第一組信號作為虛擬GPIO信號的發射集來串行地傳送到所述遠程處理器。

16.如權利要求15所述的方法，其特征在于，進一步包括：

在所述FSM處，響應于所述外部時鐘的循環，在專用接收引腳上從所述遠程處理器串行地接收虛擬GPIO信號的接收集；

從所述FSM并行地向所述GPIO接口提供虛擬GPIO信號的所述接收集；并且

從所述GPIO接口將虛擬GPIO信號的所述接收集作為第二組信號提供到所述處理器。

17.如權利要求15所述的方法，其特征在于，進一步包括：

在所述GPIO接口處，接收第二組信號；并且

通過對應的GPIO引腳向所述遠程處理器傳送所述第二組信號。