[發明專利]存儲器訪問控制模塊以及相關方法

有效

• 申請號: 201380052806.9
• 申請日: 2013-10-08
• 公開（公告）號: CN104737143B
• 公開（公告）日: 2018-07-10
• 發明（設計）人: B.劉;M.達維德森;A.古塔
• 申請（專利權）人: 桑迪士克科技有限責任公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 萬里晴

1.一種存儲器訪問控制模塊，包括：

第一數據接口，用于根據第一數據總線位大小和第一時鐘頻率向第一數據通信總線和從第一數據通信總線進行數據傳輸；

多個仲裁模塊，被連接以根據所述第一數據總線位大小和所述第一時鐘頻率與所述第一數據接口進行數據通信；

多個存儲器區，被連接以根據所述第一數據總線位大小和所述第一時鐘頻率與所述多個仲裁模塊進行數據通信，使得所述多個存儲器區的每一個被連接以與所述多個仲裁模塊中的不同的一個仲裁模塊進行數據通信；

第二數據接口，用于根據第二數據總線位大小和第二時鐘頻率向第二數據通信總線和從第二數據通信總線進行數據傳輸，所述第二數據總線位大小是所述第一數據總線位大小的整數倍，所述第一時鐘頻率是所述第二時鐘頻率的整數倍；

分道器模塊，被連接以根據所述第二數據總線位大小和所述第二時鐘頻率與所述第二數據接口進行數據通信，所述分道器模塊還被連接以根據所述第一數據總線位大小和第一時鐘頻率與所述多個仲裁模塊進行數據通信，其中所述分道器模塊包括數據緩沖器、數據傳輸控制器、數據先進先出、第一加載/儲存MUX、以及第二加載/儲存DEMUX，所述分道器模塊被配置為：

a)在儲存操作期間，將從所述第二數據接口接收的數據從所述第二數據總線位大小分割為所述第一數據總線位大小的多個數據段，

b)在所述儲存操作期間，根據所述第一時鐘頻率將所述第一數據總線位大小的數據段經由所述多個仲裁模塊中的相應的那些沿各自的數據通道發送到所述多個存儲器區中的尋址的那些存儲器區，

c)在加載操作期間根據所述第一數據總線位大小和第一時鐘頻率從所述多個存儲器區中的尋址的那些存儲器區經由所述多個仲裁模塊中的相應的那些接收數據，以及

d)根據所述第一數據總線位大小和所述第一時鐘頻率通過所述數據緩沖器將所接收到的數據發送到所述數據傳輸控制器，通過使用所述數據傳輸控制器將所接收的數據組合成第二數據總線位大小，并且根據所述第二時鐘頻率將所組合的數據發送到所述第一加載/儲存MUX，根據所述第二數據總線位大小和所述第二時鐘頻率，將所組合的數據通過所述數據先進先出發送并且從所述第二加載/儲存DEMUX輸出。

2.如權利要求1所述的存儲器訪問控制模塊，其中，所述第一數據通信總線被連接以與計算機處理器進行數據通信，并且所述第二數據通信總線被連接以與系統總線主控器進行數據通信。

3.如權利要求1所述的存儲器訪問控制模塊，其中，所述第一數據總線位大小是32位，并且所述第二數據總線位大小是64位。

4.如權利要求1所述的存儲器訪問控制模塊，其中，所述第二數據總線位大小是所述第一數據總線位大小的2倍。

5.如權利要求4所述的存儲器訪問控制模塊，其中，所述第一時鐘頻率是所述第二時鐘頻率的2倍。

6.如權利要求1所述的存儲器訪問控制模塊，還包括：

第一譯碼器，連接在所述第一數據接口和所述多個仲裁模塊之間，所述第一譯碼器被定義為確定存儲器訪問請求被引導到的存儲器地址，所述第一譯碼器被定義為將所述存儲器訪問請求引導到所述多個仲裁模塊之一,所述多個仲裁模塊之一連接到所述多個存儲器區中的包括所述確定的存儲器地址的一個存儲器區。

7.如權利要求1所述的存儲器訪問控制模塊，其中，所述第一數據總線位大小的數據段的數量等于所述第二數據總線位大小大于所述第一數據總線位大小的整數倍，且數據通道的數量等于所述第二數據總線位大小大于所述第一數據總線位大小的整數倍。

8.如權利要求7所述的存儲器訪問控制模塊，其中，每一個數據通道被連接以訪問所述多個存儲器區的一部分，使得所述多個存儲器區的每一個能夠被所述數據通道之一訪問。