[發明專利]三維存儲器陣列架構

有效

• 申請號: 201380052469.3
• 申請日: 2013-08-30
• 公開（公告）號: CN104718625B
• 公開（公告）日: 2018-04-20
• 發明（設計）人: 費代里科·皮奧
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京律盟知識產權代理有限責任公司11287
• 代理人: 路勇

相關申請案

本發明涉及具有代理人案號1001.0680001的標題為“三維存儲器陣列架構(THREE DIMENSIONAL MEMORY ARRAY ARCHITECTURE)”的美國專利申請案13/600,699，所述專利申請案的全文以引用方式并入本文中。

技術領域

本發明大體上涉及半導體裝置，且更特定來說，本發明涉及三維存儲器陣列架構及其形成方法。

背景技術

存儲器裝置通常用作計算機或其它電子裝置中的內部半導體集成電路。存在許多不同類型的存儲器，其尤其包含隨機存取存儲器(RAM)、只讀存儲器(ROM)、動態隨機存取存儲器(DRAM)、同步動態隨機存取存儲器(SDRAM)、電阻可變存儲器及快閃存儲器。電阻可變存儲器的類型尤其包含相變材料(PCM)存儲器、可編程導體存儲器及電阻式隨機存取存儲器(RRAM)。

存儲器裝置用作需要高存儲器密度、高可靠性及無電力數據保存的寬范圍電子應用的非易失性存儲器。非易失性存儲器可用于(例如)個人計算機、便攜式記憶棒、固態驅動器(SSD)、數碼相機、蜂窩式電話、便攜式音樂播放器(例如MP3播放器)、電影播放器及其它電子裝置中。

與存儲器裝置制造相關的不變挑戰為：減小存儲器裝置的尺寸、增大存儲器裝置的存儲密度及/或限制存儲器裝置成本。一些存儲器裝置包含布置成二維陣列的存儲器單元，其中存儲器單元全部布置于相同平面中。相比而言，各種存儲器裝置包含布置成具有多個層級的存儲器單元的三維(3D)陣列的存儲器單元。

附圖說明

圖1說明現有技術的二維存儲器陣列。

圖2說明現有技術的三維存儲器陣列。

圖3說明根據本發明的許多實施例的三維存儲器陣列。

圖4說明根據本發明的許多實施例的用于使三維存儲器陣列偏置的方法。

圖5A說明根據本發明的許多實施例的導電線對之間的同心存儲器單元結構的位置。

圖5B說明根據本發明的許多實施例的導電線交替對之間的同心存儲器單元結構的位置。

圖5C說明根據本發明的許多實施例的不同導電線交替對之間的同心存儲器單元結構的位置。

圖5D說明根據本發明的許多實施例的在存儲器單元結構間距中具有增加數目的位線的導電線對之間的同心存儲器單元結構的位置。

圖5E說明根據本發明的許多實施例的在陣列上方及下方交替連接的同心存儲器單元結構的位置。

圖6說明根據本發明的許多實施例的三維存儲器陣列示意圖的透視圖。

圖7說明根據本發明的許多實施例的在字線上方及下方具有位線的三維存儲器陣列的透視圖。

圖8A到D說明根據本發明的許多實施例的對應于圖5E中所展示的同心存儲器單元的三維存儲器陣列的橫截面圖。

圖9說明根據本發明的許多實施例的用于使具有在三維存儲器陣列上方及下方交替連接的同心存儲器單元結構的所述陣列偏置的方法。

圖10A說明根據本發明的許多實施例的具有分離的開關裝置的同心存儲器單元的三維存儲器陣列。

圖10B到C說明根據本發明的許多實施例的具有加熱器材料及分離的開關裝置的同心存儲器單元的三維存儲器陣列。

具體實施方式

本發明提供三維存儲器陣列架構及其形成方法。實例性存儲器陣列可包含：堆疊，其包括通過至少絕緣材料而彼此分離的許多層級處的多個第一導電線；及至少一個導電延伸部，其經布置以實質上垂直于所述多個第一導電線而延伸。圍繞所述至少一個導電延伸部而形成存儲元件材料。圍繞所述至少一個導電延伸部而形成單元選擇材料。所述至少一個導電延伸部、所述存儲元件材料及所述單元選擇材料位于所述多個第一導電線的共面對之間。

本發明的實施例實施相變材料(PCM)存儲器單元的垂直集成。許多實施例提供比常規二維存儲器陣列密集的三維存儲器陣列。此外，制造工藝可(例如)通過減少與形成3D陣列相關聯的掩模計數而沒有先前方法復雜和昂貴。因此，本發明的許多制造工藝可沒有先前方法的制造工藝昂貴。

在本發明的下列詳細描述中，參考構成本發明的一部分的附圖，且在附圖中以說明方式展示可如何實踐本發明的一或多個實施例。足夠詳細地描述這些實施例以使所屬領域的一般技術人員能夠實踐本發明的所述實施例，且應理解，可利用其它實施例，且可在不脫離本發明的范圍的情況下作出工藝變化、電氣變化及/或結構變化。