[發明專利]擴展的源漏MOS晶體管及形成方法

在審

• 申請號: 201380050798.4
• 申請日: 2013-08-26
• 公開（公告）號: CN104662665A
• 公開（公告）日: 2015-05-27
• 發明（設計）人: C-S.蘇;M.塔達尤尼;Y-H.陳
• 申請（專利權）人: 硅存儲技術公司
• 主分類號: H01L29/06
• 分類號: H01L29/06
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 趙華偉;肖日松

相關申請案

本申請要求2012年9月27日提交的美國臨時申請No.?61/706,587的權益，并且該美國臨時申請以引用方式并入本文中。

技術領域

本發明涉及用于高功率裝置的MOS晶體管。

背景技術

圖1示出了常規的MOS晶體管2。該MOS晶體管2包括導電柵極4，導電柵極4設置于襯底6上方并且通過絕緣材料層8與襯底6絕緣。源極區10和漏極區12形成于襯底中，具有與襯底的導電類型（或襯底中的阱的導電類型）相反的導電類型。例如，對于P型襯底或對于N型襯底中的P型阱，源極區和漏極區具有N型導電性。絕緣間隔物14形成于柵極4的橫向側上。源極10和漏極12在兩者間限定溝道區16。源極10和漏極12的溝道側邊緣與柵極4的邊緣對準。

如圖2所示，還已知使用多個摻雜步驟形成源極區和漏極區。具體地講，在形成柵極4之后，但在形成間隔物14之前，執行第一次注入以形成LD（輕摻雜）區18（其自對準到柵極4）。在形成間隔物14之后，執行第二次注入以形成源極區和漏極區10/12（其自對準到間隔物14）。在間隔物14之下設置LD區18，其將源極區和漏極區10/12連接到溝道區16。

對于高電壓應用，用于在MOS晶體管中形成LD區18的注入能量和劑量可能不同于針對在相同晶片上形成的低電壓邏輯MOS晶體管的注入能量和劑量。該注入能量應相對較高，以實現足夠高的柵漏結擊穿電壓。通常，注入物不僅進入到襯底中以形成晶體管LD區18，還進入到晶體管的柵極多晶硅4中。隨著半導體技術遷移到65nm幾何結構、45nm幾何結構并且超越這些幾何結構，邏輯MOS柵極多晶硅的厚度變得更薄。典型的邏輯多晶硅柵極厚度為約1000?（針對65nm幾何結構）和800?（針對45nm幾何結構）。由于高電壓MOS晶體管與低電壓邏輯MOS晶體管共享相同的多晶硅，必須減小注入能量以防止注入物摻雜物（例如硼、磷或砷）滲透到柵極多晶硅4下方的MOS溝道16中。然而，減小注入能量將導致柵漏結擊穿電壓較低，并且高電壓MOS晶體管可能無法提供足夠高的柵漏結擊穿電壓。

已知使用擴展的漏極MOS晶體管以增加柵漏結擊穿電壓。圖3示出擴展的漏極NMOS晶體管（即，形成于P襯底6中），其中漏極區12遠離柵極4和間隔物14形成（即，漏極區12不自對準到間隔物14，而是遠離柵極4和間隔物14橫向地設置）。在P襯底6中，源極區和漏極區10/12可形成為N型區。圖4示出擴展的PMOS晶體管，其形成于P型襯底6的N阱20中，其中源極區/漏極區10/12和LD區18a/18b為P型。

該擴展的漏極MOS晶體管不是對稱裝置，因為源極未擴展。這意味著源極10與間隔物14對準（即，到達間隔物14），并且通過LD區18a連接到溝道區16，LD區18a自身設置于間隔物14之下。相比之下，漏極12遠離間隔物14定位，并且通過LD區18b連接到溝道區16，LD區18b僅部分設置于間隔物14之下。當MOS晶體管的源極和漏極10/12因布局錯誤而調換時，該裝置變成擴展的源極MOS晶體管。因此，可能無法實現高柵漏擊穿電壓。

在當前工業操作中，當使用擴展的源極和漏極MOS晶體管作為對稱裝置時，多晶硅柵極材料以及源極和漏極的一部分被阻隔在源極/漏極N+或P+注入物之外。通常需要特殊掩模步驟來進行柵極材料（多晶硅）的注入物摻雜。在無摻雜的情況下，柵極多晶硅材料將具有耗盡效應并且晶體管閾值電壓將改變。原位摻雜的多晶硅材料可替換注入的多晶硅，但此解決方案將僅對一個MOS（例如NMOS）有效，而對另一個MOS（例如PMOS）無效，除非使用低性能埋溝晶體管。

需要解決了以上確定的問題的MOS裝置及其制造方法。

發明內容