[發(fā)明專利]鰭寬依賴性降低的SOIFINFET

有效

• 申請?zhí)枺?/td>: 201380048327.X
• 申請日: 2013-09-10
• 公開（公告）號: CN104641470B
• 公開（公告）日: 2018-01-05
• 發(fā)明（設(shè)計）人: F·霍夫曼
• 申請（專利權(quán)）人: 索泰克公司
• 主分類號: H01L29/78
• 分類號: H01L29/78
• 代理公司: 北京三友知識產(chǎn)權(quán)代理有限公司11127
• 代理人: 呂俊剛,劉久亮

本發(fā)明涉及半導(dǎo)體技術(shù)的領(lǐng)域。更具體地將，它涉及finfet(鰭式場效晶體管)晶體管的領(lǐng)域。更具體地講，涉及一種用于使finfet晶體管極化的方法和對應(yīng)結(jié)構(gòu)。

半導(dǎo)體技術(shù)追隨著減小諸如金屬線、電阻器、二極管、晶體管等的集成元件的尺寸的不變趨勢。尺寸的減小使得單個集成電路內(nèi)能夠有更多器件，從而向用戶提供更高級的功能。然而，現(xiàn)代半導(dǎo)體技術(shù)的極小尺寸使得越來越難以不僅進一步減小它們而且精確地控制它們。

具體地講，在finfet晶體管的領(lǐng)域，在處理鰭寬低于(例如)20納米的晶體管時，在整個晶片內(nèi)或者甚至單個芯片內(nèi)得到鰭寬的單一精確值在技術(shù)上相當(dāng)復(fù)雜。具體地講，對于使用這種小尺寸的技術(shù)，通過雙圖案化來限定鰭的寬度，這種技術(shù)導(dǎo)致在晶片上鰭寬的一系列值。這里，finfet旨在是具有垂直側(cè)壁或具有傾斜側(cè)壁的finfet或者雙柵finfet。

然而，finfet的閾值電壓VT取決于鰭的寬度。晶體管的關(guān)斷電流也取決于閾值電壓VT。因此，如果在整個晶片上鰭寬不是單一公共值，而是一系列值，則隨著鰭寬變化，關(guān)斷電流將隨晶體管不同而顯著改變，從而引起關(guān)斷電流值的差異(spread)。

鑒于該問題而作出本發(fā)明，本發(fā)明的目的是提供一種即使在鰭寬存在值的分布的情況下，也使得能夠控制晶體管的閾值電壓VT，進而降低關(guān)斷電流的差異的技術(shù)。

本發(fā)明可涉及一種使至少第一finfet晶體管和第二finfet晶體管極化的方法，其中，所述第一finfet晶體管的鰭寬可大于所述第二finfet晶體管的鰭寬(W1)，并且所述第一finfet晶體管和所述第二finfet晶體管均可具有背柵，并且所述方法可包括將相同的第一電壓施加在所述第一finfet晶體管的背柵上和所述第二finfet晶體管的背柵上，以減小所述第一finfet晶體管的關(guān)斷電流值與所述第二finfet晶體管的關(guān)斷電流值之間的差異。另外，本發(fā)明可涉及一種包括第一finfet晶體管和第二finfet晶體管的半導(dǎo)體結(jié)構(gòu)，其中，所述第一finfet晶體管的鰭寬可大于所述第二finfet晶體管的鰭寬，并且所述第一finfet晶體管和所述第二finfet晶體管均可具有背柵，并且其中，所述第一finfet晶體管的背柵和所述第二finfet晶體管的背柵連接到單個第一電壓源，以減小所述第一finfet晶體管的關(guān)斷電流值與所述第二finfet晶體管的關(guān)斷電流值之間的差異。

這提供了這樣的有益效果：可利用簡單且魯棒的設(shè)計減小關(guān)斷電流差異。

在一些實施方式中，所述方法還可包括使至少第三finfet晶體管和第四finfet晶體管極化，其中，所述第三finfet晶體管的鰭寬可大于所述第四finfet晶體管的鰭寬，并且所述第三finfet晶體管和所述第四finfet晶體管均可具有背柵，并且所述方法可包括將相同的第二電壓施加在所述第三finfet晶體管的背柵上和所述第四finfet晶體管的背柵上，以減小所述第三finfet晶體管的關(guān)斷電流值與所述第四finfet晶體管的關(guān)斷電流值之間的差異。類似地，對應(yīng)半導(dǎo)體結(jié)構(gòu)至少還可包括第三finfet晶體管和第四finfet晶體管，其中，所述第三finfet晶體管的鰭寬可大于所述第四finfet晶體管的鰭寬，并且所述第三finfet晶體管和所述第四finfet晶體管均可具有背柵，并且其中，所述第三finfet晶體管的背柵和所述第四finfet晶體管的背柵可連接到單個第二電壓源，以減小所述第三finfet晶體管的關(guān)斷電流值與所述第四finfet晶體管的關(guān)斷電流值之間的差異。

在一些實施方式中，第一finfet晶體管和第二finfet晶體管均可為NMOS型晶體管。另外，在一些實施方式中，第三finfet晶體管和第四finfet晶體管均可為PMOS型晶體管。此外，在一些實施方式中，第一電壓和第二電壓可具有相反的極性。

這提供了這樣的有益效果：可利用簡單且魯棒的設(shè)計針對NMOS和PMOS型晶體管二者實現(xiàn)關(guān)斷電流差異的減小。另外，可僅利用兩個校正電壓值在包括NMOS和PMOS晶體管二者的整個晶片上實現(xiàn)所述減小。

在一些實施方式中，finfet晶體管中的任一個可以是具有垂直側(cè)壁的finfet或者具有傾斜側(cè)壁的finfet或者雙柵finfet中的任一個。

現(xiàn)在將利用有利實施方式并參照附圖通過示例更詳細地描述本發(fā)明。所描述的實施方式僅是可能配置，然而其中，各個特征可如上所述彼此獨立地實現(xiàn)，或者可被省略，或者可在不同的實施方式之間組合。向圖中所示的相同元件提供相同的標(biāo)號。與不同圖中所示的相同元件有關(guān)的描述部分可被省略。附圖中：