[發明專利]用于在喚醒期間減少切換電力的具有保持觸發器的非易失性邏輯陣列

有效

• 申請號: 201380046972.8
• 申請日: 2013-09-10
• 公開（公告）號: CN104620194B
• 公開（公告）日: 2018-01-12
• 發明（設計）人: S·C·巴特玲;S·漢納
• 申請（專利權）人: 德克薩斯儀器股份有限公司
• 主分類號: G06F1/32
• 分類號: G06F1/32
• 代理公司: 北京紀凱知識產權代理有限公司11245
• 代理人: 趙蓉民

技術領域

本發明總體涉及非易失性存儲器單元及其在系統中的使用，特別涉及與邏輯陣列組合，以提供非易失性邏輯模塊。

背景技術

許多便攜式電子設備依靠電池操作，例如手機、數碼相機/攝像機、個人數字助理、膝上型電腦和視頻游戲。在不活動周期期間，設備可能不執行處理操作，并且可能被置于斷電模式或待機功率模式以保存電力。在低功耗待機功率模式下，提供給電子設備內一部分邏輯的電源可能被關閉。然而，在待機功率模式期間漏電流的存在代表了對設計便攜式、電池操作的設備的挑戰。設備內的數據保持電路(例如觸發器和/或鎖存器)可以被用來在設備進入待機功率模式之前存儲狀態信息以便以后使用。數據保持鎖存器(其還可以被稱為陰影鎖存器或氣球鎖存器)通常由單獨的“常開”電源供電。

用于在不活動周期期間減少漏電流的已知技術利用多閾值CMOS(MTCMOS)技術來實現陰影鎖存器。在這種方法中，陰影鎖存器利用厚柵氧化物晶體管和/或高閾值電壓(V_t)晶體管來減少待機功率模式中的漏電流。陰影鎖存器在正常操作期間(例如在有效功率模式期間)通常與電路的其余部分脫離，以維持系統性能。為了在“主從”觸發器拓撲中保持數據，第三鎖存器(例如陰影鎖存器)可以被添加到主鎖存器和從鎖存器，用于數據保持。在其他情況下，從鎖存器可以被配置為在低功耗操作期間作為保持鎖存器操作。然而，仍然需要一些功率來保持所保存的狀態。例如，參見美國專利7,639,056“Ultra Low Area Overhead Retention Flip-Flop for Power-Down Applications”，其通過引用并入到此。

片上系統(SoC)是已經存在了很長時間的概念；基本方法是將越來越多的功能集成到給定的設備。這種集成可以采取硬件或解決方案軟件的形式。傳統上通過增加的時鐘速率和更先進的工藝節點來實現性能增益。許多SoC設計將微處理器核或多個核與各種外圍設備和存儲器電路配對。

能量收集(也被稱為功率收集或能量采集)是從外部源得到、捕獲能量并且存儲用于小型無線自治設備(例如用在可佩帶電子器件和無線傳感器網絡中的那些設備)的過程。收集的能量可以從各種源得到，例如：太陽能、熱能、風能、鹽度梯度和動能等。然而，典型的能量收集器為低能量的電子器件提供非常少量的功率。能量收集器的能量源作為周圍背景而存在，并且可供使用。例如，溫度梯度存在于內燃機的操作中，而在城區，由于無線電和電視廣播等，環境中存在大量的電磁能量。

附圖說明

圖1是根據本發明各種實施例配置的一部分示例片上系統(SoC)的功能方框圖；

圖2是圖1的SoC中使用的一個觸發器群的更詳細的方框圖；

圖3是示出由鐵電電容器展示的極化磁滯的圖；

圖4-7是示出根據本發明的各種實施例配置的示例鐵電非易失性位單元的原理圖和時序圖；

圖8-9是示出根據本發明的各種實施例配置的另一個示例鐵電非易失性位單元的原理圖和時序圖；

圖10是示出圖1的SoC中使用的示例NVL陣列的方框圖；

圖11A和圖11B是圖10的NVL陣列中使用的輸入/輸出電路的更詳細的原理圖；

圖12A是示出根據本發明的各種實施例配置的在讀取周期期間的示例偏移電壓測試的時序圖；

圖12B是示出根據本發明的各種實施例配置的在偏移電壓的示例掃描期間生成的直方圖；

圖13是示出圖10的NVL陣列中奇偶校驗生成的原理圖；

圖14是示出根據本發明的各種實施例配置的NVL陣列內的示例電源域的方框圖；

圖15是根據本發明的各種實施例配置的在NVL陣列中使用的示例電平轉換器的原理圖；

圖16是示出根據本發明的各種實施例配置的在鐵電位單元內使用感測放大器的電平移位的示例操作的時序圖；

圖17是根據本發明的各種實施例配置的示例功率檢測布置的方框圖；

圖18是示出根據本發明的各種實施例配置的向處理設備供電的的示例操作的流程圖；以及

圖19是示出根據本發明的各種實施例配置的向處理設備供電的的另一個示例操作的流程圖；以及

圖20是根據本發明的各種實施例配置的包括NVL陣列的另一個示例SoC的方框圖。

具體實施方式