[發(fā)明專(zhuān)利]功率狀態(tài)轉(zhuǎn)換期間高效存儲(chǔ)/恢復(fù)狀態(tài)信息的方法及設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 201380045547.7
• 申請(qǐng)日: 2013-06-28
• 公開(kāi)（公告）號(hào): CN104798058B
• 公開(kāi)（公告）日: 2018-12-11
• 發(fā)明（設(shè)計(jì)）人: S·M·康拉德;J·E·班迪特;J·拉瓦庫(kù)瑪
• 申請(qǐng)（專(zhuān)利權(quán)）人: 英特爾公司
• 主分類(lèi)號(hào): G06F13/14
• 分類(lèi)號(hào): G06F13/14;G06F13/38
• 代理公司: 上海專(zhuān)利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 張欣

處理器被描述為具有精簡(jiǎn)電路，其含有用于從存儲(chǔ)器接收信息的第一接口，該信息描述了：i)功率域的內(nèi)部狀態(tài)信息的各個(gè)地址；ii)當(dāng)功率域掉電時(shí)存儲(chǔ)內(nèi)部狀態(tài)信息的存儲(chǔ)器的各個(gè)地址；以及，iii)用于在功率域和當(dāng)功率域掉電時(shí)內(nèi)部狀態(tài)信息被存儲(chǔ)的位置之間傳輸狀態(tài)信息的元數(shù)據(jù)。

發(fā)明領(lǐng)域

本發(fā)明的領(lǐng)域主要涉及計(jì)算系統(tǒng)，且更具體來(lái)說(shuō)，涉及在功率狀態(tài)轉(zhuǎn)換期間高效存儲(chǔ)/恢復(fù)狀態(tài)信息的方法及設(shè)備。

背景

圖1示出了標(biāo)準(zhǔn)多核處理器設(shè)計(jì)100的架構(gòu)。如圖1中所見(jiàn)，處理器包括：1)多個(gè)處理器核101_1至101_N；2)互連網(wǎng)絡(luò)102；3)末級(jí)緩存系統(tǒng)103；4)存儲(chǔ)控制器104以及I/O中樞105。每個(gè)處理核包含一個(gè)或多個(gè)用于執(zhí)行程序代碼指令的指令執(zhí)行流水線(xiàn)。互連網(wǎng)絡(luò)102用于將核101_1至101_N中的每一個(gè)互連至彼此以及其他元件103，104，105。

末級(jí)緩存系統(tǒng)103在指令和/或數(shù)據(jù)被放至系統(tǒng)存儲(chǔ)器106之前用作處理器100中的最后一層緩存。存儲(chǔ)器控制器104從/至系統(tǒng)存儲(chǔ)器108讀/寫(xiě)數(shù)據(jù)和指令。I/O中樞105管理處理器和“IO”設(shè)備(如非易失性存儲(chǔ)設(shè)備和/或網(wǎng)絡(luò)接口)之間的通信。端口106源自于互連網(wǎng)絡(luò)102以連接多個(gè)處理器，使得具有超過(guò)N核的系統(tǒng)可以被實(shí)現(xiàn)。圖形處理器107執(zhí)行圖形計(jì)算。為方便起見(jiàn)，其他具有意義的功能模塊(鎖相環(huán)(PLL)電路，功率管理電路等)在圖1中未被繪出。

隨著計(jì)算機(jī)系統(tǒng)的功耗開(kāi)始受到關(guān)注，大多現(xiàn)今的系統(tǒng)包括精巧的功率管理功能。一種常見(jiàn)的構(gòu)架是同時(shí)定義“性能”狀態(tài)和“功率”狀態(tài)。處理器的性能是其在設(shè)定時(shí)間周期內(nèi)的工作能力。處理器的性能狀態(tài)越好，在設(shè)定時(shí)間周期內(nèi)其所做的工作越多。處理器的性能可以在運(yùn)行時(shí)(runtime)期間通過(guò)改變其內(nèi)部時(shí)鐘速度和電壓水平來(lái)進(jìn)行調(diào)節(jié)。處理器的功耗隨著其性能的提升而增加。

處理器不同的性能狀態(tài)對(duì)應(yīng)著不同的時(shí)鐘設(shè)定和內(nèi)部電壓設(shè)定，從而實(shí)現(xiàn)不同的性能與功耗間的折衷。根據(jù)高級(jí)配置和功率接口(ACPI)標(biāo)準(zhǔn)，不同的性能狀態(tài)被標(biāo)以不同的“P數(shù)值”：P0、P1、P2……P_R,其中，P0代表最高性能和功耗狀態(tài)，而P_R代表處理器能夠工作的最低功耗水平。“P_R”中的“R”意味著不同的處理器可被配置具有不同數(shù)量的性能狀態(tài)。

與性能狀態(tài)相對(duì)，功率狀態(tài)很大程度上是用來(lái)定義處理器不同的“休眠模式”。根據(jù)ACPI標(biāo)準(zhǔn)，C0狀態(tài)是僅有的處理器能工作的功率狀態(tài)。因此，對(duì)于要進(jìn)入任何性能狀態(tài)(P0至P_R)的處理器，該處理器必須處在C0功率狀態(tài)中。當(dāng)沒(méi)有工作要做，而處理器將被置于休眠時(shí)，該處理器可被置于數(shù)個(gè)不同的功率狀態(tài)C1、C2……CM中的任一個(gè)，其中每個(gè)功率狀態(tài)代表一個(gè)不同的休眠等級(jí)，而相應(yīng)的，需要不同長(zhǎng)短的時(shí)間來(lái)切換回到可操作的C0功率狀態(tài)。這里，不同的休眠等級(jí)意味著處理器休眠期間不同的功率節(jié)省。

因此，更深層的休眠等級(jí)對(duì)應(yīng)著更慢的內(nèi)部時(shí)鐘頻率和/或更低的內(nèi)部供電電壓和/或更多接收更慢時(shí)鐘頻率和/或更低供電電壓的邏輯模塊。C數(shù)值的增加對(duì)應(yīng)著更深層的休眠等級(jí)。因此，比如，處在C2功率狀態(tài)的處理器相比處在C1狀態(tài)的處理器可具有更低的內(nèi)部供電電壓和更多被關(guān)閉的邏輯模塊。因?yàn)楦顚拥墓β薁顟B(tài)對(duì)應(yīng)著更高的頻率和/或電壓擺幅和/或更多數(shù)量需要被開(kāi)啟的邏輯模塊以回到C0狀態(tài)，更深層的功率狀態(tài)也花費(fèi)更長(zhǎng)時(shí)間以回到C0狀態(tài)。

附圖說(shuō)明

本發(fā)明是以示例而非限制附圖圖形的方式進(jìn)行說(shuō)明，其中相同的參考指代類(lèi)似的元素，而其中：

圖1示出了一種處理器；

圖2示出了一種功率狀態(tài)的層次結(jié)構(gòu)和相應(yīng)的功率域；

圖3示出了描述所述功率狀態(tài)層次結(jié)構(gòu)和相應(yīng)功率域的表格信息；

圖4a示出了一種具有用以保存功率域內(nèi)部狀態(tài)的精簡(jiǎn)電路的處理器實(shí)施例；

圖4b示出了一種用以保存功率域內(nèi)部狀態(tài)信息的精簡(jiǎn)流程；