[發(fā)明專利]功率狀態(tài)轉(zhuǎn)換期間高效存儲/恢復(fù)狀態(tài)信息的方法及設(shè)備

有效

• 申請?zhí)枺?/td>: 201380045547.7
• 申請日: 2013-06-28
• 公開（公告）號: CN104798058B
• 公開（公告）日: 2018-12-11
• 發(fā)明（設(shè)計）人: S·M·康拉德;J·E·班迪特;J·拉瓦庫瑪
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: G06F13/14
• 分類號: G06F13/14;G06F13/38
• 代理公司: 上海專利商標事務(wù)所有限公司 31100
• 代理人: 張欣

1.一種處理器，包括：

多個功率域；

精簡電路，其具有用于從存儲器接收信息的第一接口，所述信息描述了：

i)功率域的內(nèi)部狀態(tài)信息的各個地址；

ii)當所述功率域掉電時存儲所述內(nèi)部狀態(tài)信息的存儲器的各個地址；

iii)元數(shù)據(jù)，其用于在所述功率域和當所述功率域掉電時所述內(nèi)部狀態(tài)信息被存儲的位置之間傳輸所述內(nèi)部狀態(tài)信息，

其中，所述精簡電路用于比較各個地址以找出重疊，以確定哪些功率域?qū)⑹蛊鋬?nèi)部狀態(tài)信息保存。

2.如權(quán)利要求1所述的處理器，其中所述精簡電路在所述功率域作為功率狀態(tài)轉(zhuǎn)換的一部分將要掉電時，從上述的i)讀取，并寫入上述的ii)。

3.如權(quán)利要求1所述的處理器，其中所述精簡電路在所述功率域作為功率狀態(tài)轉(zhuǎn)換的一部分將要加電時，從上述的ii)讀取，并寫入上述的i)。

4.如權(quán)利要求1所述的處理器，其中所述元數(shù)據(jù)描述所述內(nèi)部狀態(tài)信息的某些項將被訪問的順序。

5.如權(quán)利要求1所述的處理器，其中所述元數(shù)據(jù)描述所述內(nèi)部狀態(tài)信息的某項將被訪問之前的時間延遲。

6.如權(quán)利要求1所述的處理器，其中所述精簡電路在接收上述i)；ii)和iii)之前，向所述存儲器提供所述功率域所屬的功率狀態(tài)的標識。

7.一種處理器中的方法，包括：

在精簡電路處通過所述精簡電路的第一接口接收以下信息：

i)處理器中的功率域的內(nèi)部狀態(tài)信息的各個地址；

ii)當所述功率域掉電時存儲所述內(nèi)部狀態(tài)信息的存儲器的各個地址；

iii)元數(shù)據(jù)，其用于當所述功率域掉電時在所述功率域和所述內(nèi)部狀態(tài)信息被存儲的位置之間傳輸所述內(nèi)部狀態(tài)信息；以及，

用所述精簡電路在所述功率域和當所述功率域掉電時所述內(nèi)部狀態(tài)信息被存儲的位置之間傳輸所述內(nèi)部狀態(tài)信息，并且用所述精簡電路比較各個地址以找出重疊，以確定哪些功率域?qū)⑹蛊鋬?nèi)部狀態(tài)信息保存。

8.如權(quán)利要求7所述的處理器中的方法，還包括所述精簡電路在所述功率域作為功率狀態(tài)轉(zhuǎn)換的一部分將要掉電時，從上述的i)讀取，并寫入上述的ii)。

9.如權(quán)利要求7所述的處理器中的方法，還包括所述精簡電路在所述功率域作為功率狀態(tài)轉(zhuǎn)換的一部分將要加電時，從上述的ii)讀取，并寫入上述的i)。

10.如權(quán)利要求7所述的處理器中的方法，其中所述元數(shù)據(jù)描述所述內(nèi)部狀態(tài)信息的某些項將被訪問的順序，且所述方法還包括所述精簡電路以所述順序訪問內(nèi)部狀態(tài)信息的所述項。

11.如權(quán)利要求7所述的處理器中的方法，其中所述元數(shù)據(jù)描述所述內(nèi)部狀態(tài)信息的某項將被訪問之前的時間延遲，且所述方法還包括所述精簡電路在訪問內(nèi)部狀態(tài)信息的所述項之前施加所述時間延遲。

12.如權(quán)利要求7所述的處理器中的方法，還包括所述精簡電路在接收上述i)；ii)和iii)之前，向所述存儲器提供所述功率域所屬的功率狀態(tài)的標識。

13.一種處理器，包括：

多個功率域；

存儲器，其用于儲存多個功率狀態(tài)中每個功率狀態(tài)的以下信息：

i)功率狀態(tài)的功率域的內(nèi)部狀態(tài)信息的各個地址；

ii)當所述功率域掉電時存儲所述內(nèi)部狀態(tài)信息的存儲器的各個地址；

iii)元數(shù)據(jù)，其用于在所述功率域和當所述功率域掉電時所述內(nèi)部狀態(tài)信息被存儲的位置之間傳輸所述內(nèi)部狀態(tài)信息；以及

耦接至所述存儲器的精簡電路，其用于通過所述精簡電路的第一接口在所述功率域和當所述功率域掉電時所述內(nèi)部狀態(tài)信息被存儲的位置之間傳輸所述內(nèi)部狀態(tài)信息，其中，所述精簡電路用于比較各個地址以找出重疊，以確定哪些功率域?qū)⑹蛊鋬?nèi)部狀態(tài)信息保存。